擠壓電阻及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件以及制造工藝，尤其涉及一種擠壓電阻及其制造方法。
【背景技術(shù)】
[0002] 高壓B⑶(Bipolar-CMOS-DMOS)技術(shù)一般是指器件耐壓在100V以上的B⑶技術(shù)， 目前廣泛應(yīng)用在AC-DC電源、LED驅(qū)動等領(lǐng)域。通常，要求功率器件的耐壓達(dá)到500V到800V 不等。
[0003] LDMOS (lateral double diffusion M0S)晶體管器件是一種橫向高壓器件，在AC 交流應(yīng)用中一般作為后面模塊的驅(qū)動器件。通常，LDMOS晶體管器件的所有電極都在器件 表面，便于和低壓電路部分集成設(shè)計。
[0004] 在AC交流應(yīng)用中，驅(qū)動電路通常需要啟動電路。在啟動電路中，傳統(tǒng)處理方式是， 啟動電路是從整流橋輸出端直接串聯(lián)大電阻作為啟動電阻，整流橋通過該大電阻給旁路電 容充電，直到啟動電路開始工作。這種方式的缺點是，驅(qū)動電路正常工作后，啟動電阻上仍 然要浪費一定的功耗，且外圍方案中需要增加一個電阻元件，增加的整機(jī)的成本。另外一種 實現(xiàn)方式是利用啟動電路本身集成高壓器件來完成啟動的功能，然后和VDMOS驅(qū)動器件通 過合封的方式封在同一封裝體內(nèi)。通常，啟動電路中的高壓器件制造為一個大圓球，和低壓 驅(qū)動電路集成。但是，這種方式在小功率電源中提高了封裝的成本，且啟動電路中的大圓球 占到芯片很大的面積比例。
[0005] 因此，需要一種新型的擠壓電阻，以便于和高壓晶體管等器件集成，從而盡可能節(jié) 省芯片面積。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明要解決的技術(shù)問題是提供一種擠壓電阻及其制造方法，該擠壓電阻能夠容 易地與高壓晶體管等器件集成，有利于節(jié)省版圖面積，降低成本。
[0007] 為解決上述技術(shù)問題，本發(fā)明提供了一種擠壓電阻，包括：
[0008] 第一摻雜類型的半導(dǎo)體襯底；
[0009] 第二摻雜類型的外延層，位于所述半導(dǎo)體襯底上，所述第二摻雜類型與第一摻雜 類型相反；
[0010] 第二摻雜類型的高壓阱，位于所述外延層內(nèi)；
[0011] 第二摻雜類型的深阱，位于所述高壓阱內(nèi)；
[0012] 第一摻雜類型的第一阱，與所述高壓阱并列地位于所述外延層內(nèi)；
[0013] 漏極歐姆接觸區(qū)，位于所述深阱內(nèi)；
[0014] 擠壓電阻歐姆接觸區(qū)，位于所述外延層內(nèi)。
[0015] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：第一摻雜類型的降場層，與所述 漏極歐姆接觸區(qū)并列地位于所述高壓阱內(nèi)。
[0016] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：第一摻雜類型的埋層，位于所述 半導(dǎo)體襯底內(nèi)，所述外延層覆蓋所述埋層。
[0017] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：場氧化層，至少覆蓋所述高壓阱 的邊界和漏極歐姆接觸區(qū)之間的外延層。
[0018] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：
[0019] 第一摻雜類型的隔離環(huán)，與所述高壓阱并列地位于所述外延層內(nèi)；
[0020] 地電位接觸區(qū)，位于所述隔離環(huán)內(nèi)。
[0021] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：體接觸區(qū)，位于所述第一阱內(nèi)。
[0022] 根據(jù)本發(fā)明的一個實施例，所述擠壓電阻還包括：第二摻雜類型的第二阱，與所述 高壓阱并列地位于所述外延層內(nèi)，所述擠壓電阻歐姆接觸區(qū)位于所述第二阱內(nèi)。
[0023] 為了解決上述技術(shù)問題，本發(fā)明還提供了一種擠壓電阻的制造方法，包括：
[0024] 提供第一摻雜類型的半導(dǎo)體襯底；
[0025] 在所述半導(dǎo)體襯底上形成第二摻雜類型的外延層，所述第二摻雜類型與第一摻雜 類型相反；
[0026] 在所述外延層內(nèi)形成第二摻雜類型的高壓阱；
[0027] 在所述高壓阱內(nèi)形成第二摻雜類型的深阱；
[0028] 在所述外延層內(nèi)形成與所述高壓阱并列的第一阱和，所述第一阱具有第一摻雜類 型；
[0029] 在所述外延層內(nèi)形成擠壓電阻歐姆接觸區(qū)，在所述深阱內(nèi)形成漏極歐姆接觸區(qū)。
[0030] 根據(jù)本發(fā)明的一個實施例，在形成所述深阱之后還包括：在所述高壓阱內(nèi)形成第 一摻雜類型的降場層，所述降場層與所述漏極歐姆接觸區(qū)并列地位于所述高壓阱內(nèi)。
[0031] 在所述高壓阱內(nèi)形成第一摻雜類型的降場層，所述降場層與所述漏極歐姆接觸區(qū) 并列地位于所述高壓阱內(nèi)。
[0032] 根據(jù)本發(fā)明的一個實施例，在形成所述外延層之前還包括：在所述半導(dǎo)體襯底內(nèi) 形成第一摻雜類型的埋層，其中，所述外延層覆蓋所述埋層。
[0033] 根據(jù)本發(fā)明的一個實施例，所述方法還包括：形成場氧化層，所述場氧化層至少覆 蓋所述高壓阱的邊界和漏極歐姆接觸區(qū)之間的外延層。
[0034] 根據(jù)本發(fā)明的一個實施例，所述方法還包括：
[0035] 在所述外延層內(nèi)形成與所述高壓阱并列的隔離環(huán)，所述隔離環(huán)具有第一摻雜類 型；
[0036] 在所述隔離環(huán)內(nèi)形成地電位接觸區(qū)。
[0037] 根據(jù)本發(fā)明的一個實施例，所述方法還包括：在所述第一阱內(nèi)形成體接觸區(qū)。
[0038] 根據(jù)本發(fā)明的一個實施例，形成第二摻雜類型的第二阱，所述第二阱與所述高壓 阱并列地位于所述外延層內(nèi)，所述擠壓電阻歐姆接觸區(qū)位于所述第二阱內(nèi)。
[0039] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：
[0040] 本發(fā)明實施例的擠壓電阻中，外延層位于半導(dǎo)體襯底上，外延層內(nèi)具有高壓阱、第 一阱和第二阱，高壓阱內(nèi)具有深阱，漏極歐姆接觸區(qū)位于深阱內(nèi)，擠壓電阻歐姆接觸區(qū)位于 第二阱內(nèi)。其中，漏極歐姆接觸區(qū)和擠壓電阻歐姆接觸區(qū)分別作為擠壓電阻的兩個引出端。 這樣的擠壓電阻結(jié)構(gòu)可以容易地與LDMOS晶體管、IGBT晶體管等高壓器件集成，從而有利 于節(jié)省版圖面積，降低成本。
【附圖說明】
[0041] 圖1是根據(jù)本發(fā)明第一實施例的擠壓電阻的剖面結(jié)構(gòu)示意圖；
[0042] 圖2是根據(jù)本發(fā)明第二實施例的復(fù)合半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；
[0043] 圖3是根據(jù)本發(fā)明第三實施例的擠壓電阻的制造方法的流程示意圖；
[0044] 圖4A至圖4J是根據(jù)本發(fā)明第三實施例的制造方法中各個步驟對應(yīng)的剖面結(jié)構(gòu)示 意圖。
【具體實施方式】
[0045] 下面結(jié)合具體實施例和附圖對本發(fā)明作進(jìn)一步說明，但不應(yīng)以此限制本發(fā)明的保 護(hù)范圍。
[0046] 第一實施例
[0047] 參考圖1，圖1示出了根據(jù)第一實施例的擠壓電阻的剖面結(jié)構(gòu)示意圖，包括：P型摻 雜的半導(dǎo)體襯底I ;P型摻雜的埋層2,位于P型摻雜的半導(dǎo)體襯底1上；N型摻雜的外延層 3,位于P型摻雜的埋層2和半導(dǎo)體襯底1上；N型摻雜的高壓阱4和P型摻雜的隔離環(huán)5， 并列地位于N型摻雜的外延層3內(nèi)；N型摻雜的深講6和P型摻雜的降場層7,位于N型摻 雜的高壓阱4內(nèi)；P型摻雜的第一阱8A和N型摻雜的第二阱8B，與高壓阱4并列地位于N 型摻雜的外延層3內(nèi)；場氧化層9,位于外延層3的表面上，場氧化層9的一部分至少覆蓋 高壓阱4的邊界和漏極歐姆接觸區(qū)IlC之間的外延層3,場氧化層9的另一部分至少覆蓋 隔離環(huán)5和第二阱8B之間的外延層3,場氧化層9的再一部分至少覆蓋第一阱8A和第二 阱8B之間的外延層3 ;柵極10A，位于外延層3上，或者還可以部分延伸至場氧化層9上，柵 極IOA的材料例如可以是多晶娃，其中，外延層3表面上的柵極IOA可以用作晶體管等半導(dǎo) 體器件的柵電極，而場氧化層9上的柵極IOA可以用作場板；位于外延層3表面的體接觸區(qū) 11B，體接觸區(qū)IlB具體位于第一阱8A內(nèi)，更具體而言，位于第一阱8A的表面部分；漏極歐 姆接觸區(qū)11C，位于深阱6內(nèi)，更具體而言，位于深阱6的表面部分，漏極歐姆接觸區(qū)IlC例 如具有N型摻雜；地電位接觸區(qū)11D，位于隔離環(huán)5內(nèi)，更具體而言，可以位于隔離環(huán)5的表 面部分；擠壓電阻歐姆接觸區(qū)11E，位于第二阱8B內(nèi)，更具體而言，位于第二阱8B的表面部 分；互連線12,位于器件表面，互連線12用于電連接，例如將地電位接觸區(qū)IlD和體接觸區(qū) IlB電連接，互連線12的材料例如可以是鋁。
[0048] 其中，漏極歐姆接觸區(qū)IlC和擠壓電阻歐姆接觸區(qū)IlE分別作為擠壓電阻的兩個 引出端。
[0049] 圖1中，埋層2、第一阱8A以及第二阱8B部分形成雙層P型結(jié)構(gòu)（即第一阱8A和 埋層2)，這樣的結(jié)構(gòu)即為"雙層擠壓電阻結(jié)構(gòu)":P型摻雜的半導(dǎo)體襯底1上形成P型摻雜的 埋層2 ;P型摻雜的埋層2上形成N型摻雜的外延層3 ;外延層3內(nèi)形成有P型摻雜的第一 阱8A和N型摻雜的第二阱8B。其中，埋層2和第一阱8A形成雙層P型結(jié)構(gòu)，漏極歐姆接觸 區(qū)IlC經(jīng)過雙層P型結(jié)構(gòu)之間的外延層3到第二阱8B，再到擠壓電阻歐姆接觸區(qū)11E，此通 道即為擠壓電阻的電流通道。
[0050] 需要說明的是，雖然以上描述中限定了各個區(qū)域的具體摻雜類型，但是，也可以將 各個區(qū)域的摻雜類型設(shè)定為相反的類型，例如P型改為N型，N型改為P型，這樣也可以形 成擠壓電阻。
[0051] 第二實施例
[0052] 參考圖2，圖2示出了 一種復(fù)合半導(dǎo)體器件，該復(fù)合半導(dǎo)體器件中集成了晶體管和 擠壓電阻，該擠壓電阻即為前述第一實施例中記載的擠壓電阻。
[0053] 具體而言，該復(fù)合半導(dǎo)體器件包括：P型摻雜的半導(dǎo)體襯底I ;P型摻雜的埋層2， 位于P型摻雜的半導(dǎo)體襯底1上；N型摻雜的外延層3,位于P型摻雜的埋層2和半導(dǎo)體襯 底1上；N型摻雜的高壓阱4和P型摻雜的隔離環(huán)5,并列地位于N型摻雜的外延層3內(nèi)；N 型摻雜的深阱6和P型摻雜的降場層7,位于N型摻雜的高壓阱4內(nèi)；P型摻雜的第一阱8A 和N型摻雜的第二阱8B，與高壓阱4并列地位于N型摻雜的外延層3內(nèi)；場氧化層9,位于 外延層3的表面上，場氧化層9的一部分至少覆蓋高壓阱4的邊界和漏極歐姆接觸區(qū)IIC之 間的外延層3,場氧化層9的另一部分至少覆蓋隔離環(huán)5和第一阱8A之間的外延層3 ;柵極 10A，靠近源極歐姆接觸區(qū)IlA的柵極IOA至少覆蓋源極歐姆接觸區(qū)IlA與高壓阱4之間的 外延層3,靠近漏極歐姆接觸區(qū)IlC的柵極IOA覆蓋場氧化層9的一部分，柵極IOA的材料 例如可以是多晶硅，其中，靠近源極歐姆接觸區(qū)IlA的柵極IOA構(gòu)成器件的柵電極，而場氧 化層9上的柵極IOA構(gòu)成器件的場板；位于外延層3表面的源極歐姆接觸區(qū)11A、體接觸區(qū) 11B，源極歐姆接