價帶邊緣能量在約-5.0eV至約-6.5eV的范圍內或費米能級之下約2eV內以及LUMO能級或導帶邊緣能量在約-3.5eV至約-5.0eV的范圍內或在費米能級以上約2eV內兩者。在這些實施方案中，單一組分的半導體溝道層510負責ρ型溝道傳輸和η型溝道傳輸兩者。
[0045]漏電極512形成在半導體溝道層510上。在一些實施方案中，漏電極512包括直接沉積在半導體溝道層510的頂部上的薄金屬化層?？梢赃x擇漏電極材料來控制功函數(shù)，使得漏電極512形成針對正電荷(空穴)和負電荷(電子)注入到半導體溝道層510的注入勢皇。漏電極512與半導體溝道層510之間的注入勢皇將確保空穴和電子均不能從漏電極512注入到半導體溝道層510。另一方面，沒有關于漏電極512與半導體溝道層510之間的空穴和電子的大的抽取勢皇(extract1n barrier)，因此在合適的漏極電壓和柵極電壓條件下，從源電極508注入的空穴或電子可以跨越半導體溝道層510并且被漏電極512抽取或收集。這可以被理解為，在非注入漏極和具有共混半導體溝道層510的ρ型溝道材料和η型溝道材料的每一個之間，或在非注入漏極和窄帶隙半導體溝道層510 (例如，在單一組成半導體溝道層510中)之間的漏電極512處形成肖特基二極管，其可以通過在圖6中示出的電路模型表示。
[0046]在一些實施方案中，可以選擇漏電極512的材料以控制功函數(shù)使得漏電極512僅對于正電荷(空穴)形成進入半導體溝道層510的大的注入勢皇。在那些實施方案中，在半導體溝道層510與漏電極512之間的電子抽取勢皇可以保持在最小處，以減少對雙極型CN-VFET 500中的ρ型溝道電流的控制為代價，得到對于雙極型CN-VFET 500的η型溝道傳輸?shù)妮^高的導通態(tài)電流。通過選擇特定的漏極材料，通過利用漏極層512與半導體溝道層510之間的中間層，和/或通過半導體溝道層510的界面摻雜，漏電極512可以形成僅用于將空穴注入到半導體溝道層510的注入勢皇。
[0047]在一些實施方案中，可以選擇漏電極512的材料以控制功函數(shù)使得漏電極512僅對于負電荷(電子)形成進入半導體溝道層510的大的注入勢皇。在那些實施方案中，在半導體溝道層510與漏電極512之間的空穴抽取勢皇可以保持在最小處，以減少對雙極型CN-VFET 500中的η型溝道電流的控制為代價，得到對于雙極型CN-VFET 500的ρ型溝道傳輸?shù)妮^高的導通態(tài)電流。通過選擇特定的漏極材料，通過利用漏極層512與半導體溝道層510之間的中間層，和/或通過半導體溝道層510的界面摻雜，漏電極512可以形成僅用于將電子注入到半導體溝道層510的注入勢皇。
[0048]在一些實施方案中，包括形成內建肖特基二極管(如圖6所示)的漏電極材料的雙極型CN-VFET 500將顯示類似二極管的關于η型和ρ型溝道兩者的輸出曲線的雙極型傳輸特性。這樣的器件的實例為為雙極型CN-VFET 500，其是用稀疏CNT隨機網絡源電極508，包括通過旋涂TFB (聚(9，9- 二辛基-芴-共聚-N- (4- 丁基苯基)-聯(lián)苯胺))和PolyeraActivInk Ν2200 (P (NDI20D-T2))共混物的溶液沉積的ρ型溝道有機半導體TFB和η型溝道有機半導體(P(NDI20D-T2))的混合物(或共混物)的半導體溝道層510，以及熱蒸鍍的Au漏電極512制造的。圖7為器件的輸出曲線的圖。在這個實施例中，Au頂部漏電極512擁有約-5.1eV的功函數(shù)，因此將在Au和TFB (具有約-5.4eV的HOMO能級)之間形成針對空穴的注入勢皇，以及在Au和(P (NDI20D-T2))(具有約-4.0eV的LUMO能級)之間形成針對電子的注入勢皇。由于低的泄漏電流，在雙極型CN-VFET基逆變器中的功率耗散最小化。
[0049]包括形成內建肖特基二極管的漏電極材料的器件的另一實施例為雙極型CN-VFET500，其是用稀疏CNT隨機網絡源電極508、包括通過旋涂TFB和[6，6]-苯基-C61- 丁酸甲酯(PCBM)共混物的溶液沉積的ρ型溝道有機半導體TFB和η型溝道有機半導體PCBM的混合物的半導體溝道層510、以及熱蒸鍍的Au漏電極512制造的。圖8為該器件的輸出曲線的圖。在這個實施方案中，Au頂部漏電極512擁有約-5.1eV的功函數(shù)，因此將在Au和TFB (具有約-5.4eV的HOMO能級)之間形成針對空穴的注入勢皇以及在Au和PCBM(具有約-3.75eV至約-4.3eV的LUMO能級)之間形成針對電子的注入勢皇。
[0050]對于圖7和圖8的兩個器件的輸出曲線實驗性地示出了形成在金漏電極512、以及針對空穴傳輸和電子傳輸兩者的P型溝道材料和η型溝道材料中的每一個之間的肖特基二極管。圖9Α和圖9Β示意性地表示了二極管特性是如何發(fā)生的。如圖9Β所示，存在針對空穴從頂Au漏電極512注入TFB的HOMO的顯著勢皇(反向偏壓)。此外，如圖9Α所示，存在針對電子注入PCBM或P(NDI20D-T2)的LUMO的顯著勢皇(反向偏壓)。與在源電極508中的CNT和有機半導體之間的注入勢皇不同，在頂Au漏電極512與兩種半導體之間的注入勢皇不受柵極電場的影響。由于該勢皇，電子和空穴均不能從漏電極512注入，但是空穴和電子兩者均可以從一種或另一種半導體材料傳到漏電極512 (根據(jù)柵極和漏極極性)。結果是，在對于同時為正柵極和正漏極或者對于同時為負柵極和負漏極的兩種情況下，高電流沿著電流切換方向流動。在如將在下面討論的器件應用中，這種偏置行為給予雙極型CN-VFET 500優(yōu)于雙極型橫向溝道晶體管的重要的優(yōu)點。
[0051]用兩個雙極型橫向溝道有機晶體管(圖2A和圖2B)構建的數(shù)字邏輯逆變器由于兩個晶體管均不能完全被斷開而消耗過量的能量，使得總是有泄漏電流流經器件。另一方面，因為雙極型CN-VFET 500的類似二極管的特性，雙極型CN-VFET基逆變器中的泄漏電流可以很小。
[0052]可以通過耦接兩個雙極型CN-VFET來制造數(shù)字化逆變器。在一些實施方案中，兩個雙極型CN-VFET以背靠背的方式耦接。圖10示出了根據(jù)本公開內容的各種實施方案的CN-VFET基數(shù)字化逆變器的實施例的截面圖(厚度不按比例)。數(shù)字化逆變器1000包括沉積在絕緣襯底1001上的柵電極1002、與柵電極1002接觸的介電層1004、與介電層1004接觸的介電表面處理層1006、以及形成在涂覆在介電層1004上的介電表面處理層1006的至少一部分上的兩個分開的源電極1008a和1008b。源電極1008a和1008b均包括稀疏納米管網絡。與源電極1008a和1008b的電接觸分別經由預沉積或后沉積的金屬接觸焊盤1lla和1llb進行。圖10描繪了預沉積的接觸焊盤1011。另外，半導體溝道層1010與沉積在半導體溝道層1010的頂部上的漏電極1012 —起沉積在源電極1008a和1008b兩者上。
[0053]第一源電極1008a與頂部漏電極1012之間的交疊區(qū)域形成第一雙極型CN-VFET的有源區(qū)，而第二源電極1008b與頂部漏電極1012之間的交疊區(qū)域形成第二雙極型CN-VFET的有源區(qū)。這兩個雙極型CN-VFET共用同一柵電極1002。兩個源電極1008a和1008b應該物理隔開間距1015，使得在CN-VFET基逆變器1000的工作電壓范圍內的任意Vin和V ddT，沒有由柵極場或任意其他電場產生的顯著的電流(與雙極型CN-VFET的斷態(tài)電流相比)從兩個源電極1008之一經過，橫向地通過半導體溝道層1010，通過半導體溝道層1010內部的半導體塊或任意積聚層或轉化層(accumulat1n or invers1n layer)傳送至另一電極1008，因為任何這樣的電流將被認為是有害于器件性能的泄漏電流。
[0054]在一些實施方案中，可以使得第一源電極1008a與頂部漏電極1012之間的交疊區(qū)域1018( S卩，第一雙極型CN-VFET的有源區(qū))不同于第二源電極1008b與頂部漏電極1012之間的交疊區(qū)域1021( S卩，第二雙極型CN-VFET的有源區(qū))，以補償半導體溝道層1010中的不同的載流子(即，電子和空穴)的迀移率差異。
[0055]在一些實施方案中，在半導體溝道層1010中的空穴和/或電子的迀移率足夠高使得即時將兩個源電極1008a和1008b分開合理距離仍然不足以得到兩個源電極1008之間的低的泄漏電流，或者在需要通過減少分開兩個源電極1008a和1008b的距離來嘗試減少CN-VFET基逆變器的覆蓋區(qū)(footprint)的情況下，可以通過沉積兩種分開的半導體溝道層1010a和1010b，或者可以通過在沉積半導體溝道層1010之后將半導體溝道層1010分成獨立的層1010a和1010b的方法來將半導體溝道層1010分開。圖1lA和圖1lB示出了具有分開的半導體溝道層1010a和1010b的CN-VFET基數(shù)字化逆變器的實施例。如在圖1lA的實施例中，頂部漏極層1012可以被兩個CN-VFET共用。在圖1lB的實施例中，分開的漏極層1012a和1012b分別沉積在各個半導體溝道層1010a和1010b上，并且通過外圍連接電連接在一起。
[0056]下面將參照圖1O描述CN-VFET基逆變器的操作步驟。CN-VFET右側的源電極1008b通過接觸焊盤1llb連接至Vdd，而CN-VFET左側的源電極1008a通過接觸焊盤1lla接地。當柵極1002接地時，CNT源電極1008b與半導體溝道1010之間的空穴注入勢皇由于右側的CN-VFET而降低，使得右側的CN-VFET成為關于空穴從其源極1008b移動至漏極1012的低阻抗路徑。而對于左側的CN-VFET，柵極1002的電勢與其接地的源電極1008a的電勢相同，所以電子注入勢皇仍然高，使得左側的CN-VFET成為關于電子的高阻抗路徑。注意在逆變器1000中的任何一個CN-VFET，因為在半導體-漏極接觸處存在的內建肖特基二極管，所以電子和空穴均不能從漏電極1012注入到半導體層1010，使得通過CN-VFET的電流被源極注入完全控制。另一方面，內建肖特基二極管容易地使空穴或電子從半導體層1010進入漏電極1012。因此，右側CN-VFET的低阻抗和左側CN-VFET的高阻抗產生非常接近Vdd的輸出電壓。同時內建肖特基二極管通過將兩個CN-VFET的串聯(lián)連接的溝道使泄漏電流最小化。類似地，在將Vdd處的輸入電壓施加到柵極1002時，右側的CN-VFET將斷開而左側的CN-VFET將接通，導致輸出電壓(Vtjut)在輸出端接近接地電平。再次，通過逆變器的泄漏電流為最小。
[0057]在一些實施方案中，可以用兩個CN-VFET以一個CN-VFET(CN-VFET I)的特征是僅對于空穴的非注入漏電極而另一個CN-VFET (CN-VFET 2)的特征是僅對于電子的非注入漏電極的方式形成逆變器。在這種情況下，CN-VFET I可以被優(yōu)化用于其η型溝道操作并且CN-VFET 2可以被優(yōu)化用于其ρ型溝道操作。在這種情況下，連接CN-VFET I和CN-VFET 2的極性是重要的。在接地和Vdd的電勢電平之間，CN-VFET I的源電極應該連接至較低電勢側，并且CN-VFET 2