半導(dǎo)體器件、其制造方法以及其制造裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及將氧化物半導(dǎo)體應(yīng)用于溝道的半導(dǎo)體器件、其制造方法以及其制造裝置。
【背景技術(shù)】
[0002]以往，在平板顯示面板的領(lǐng)域中，大多使用IXD元件，但近年來，不僅使用IXD元件，為了實(shí)現(xiàn)片顯示器(日文:>一卜Λ 7° u ^ )、下一代薄型電視而推進(jìn)有機(jī)EL(Electrouminescence)元件的應(yīng)用。有機(jī)EL元件是自發(fā)光型的發(fā)光元件，與液晶元件不同，其不需要背光，因此能夠?qū)崿F(xiàn)更薄型的顯示器。
[0003]有機(jī)EL元件是電流驅(qū)動型元件，在應(yīng)用于有機(jī)EL元件的薄膜晶體管(TFT:ThinFilm Transistor)中，需要實(shí)現(xiàn)高速的開關(guān)動作，但是，現(xiàn)在，由于主要用作溝道的構(gòu)成材料的非晶硅的電子迀移率并不太高，因此，非晶硅并不適用于有機(jī)EL的溝道的構(gòu)成材料。
[0004]因此，提出一種將能夠獲得較高的電子迀移率的氧化物半導(dǎo)體應(yīng)用于溝道的TFT。作為這樣的TFT所使用的氧化物半導(dǎo)體，公知有例如由銦(In)、鎵(Ga)以及鋅(Zn)這三者的氧化物構(gòu)成的IGZO(例如，參照非專利文獻(xiàn)I。)，IGZO即使是非晶狀態(tài)，也具有較高的電子迀移率(例如，1cm2/(V.s)以上)，因此，當(dāng)將IGZO等氧化物半導(dǎo)體應(yīng)用于TFT的溝道時，能夠?qū)崿F(xiàn)高速的開關(guān)動作。將IGZO等氧化物半導(dǎo)體應(yīng)用于TFT的溝道的技術(shù)，不僅對于有機(jī)EL元件的效果很大，對于LCD元件的效果也很大。
[0005]另外，在TFT中為了可靠地保護(hù)溝道而免于受到外界的離子、水分的損害，TFT具有溝道的由例如氮化硅(SiN)膜等構(gòu)成的保護(hù)膜(例如，參照專利文獻(xiàn)I。)。另外，在利用等離子體CVD (Chemical Vapor Deposit1n:化學(xué)氣相沉積)來形成氮化娃膜的情況下，大多是將硅烷(SiH4)用作硅源且將氨(NH3)用作氮源，但在使用等離子體來使硅烷和氨形成氮化硅膜時，氫自由基、氫離子會以氫原子的形式進(jìn)入到氮化硅膜中，在通常情況下，保護(hù)膜含有大量的氫原子。
[0006]保護(hù)膜所含有的氫原子會向溝道擴(kuò)散而使IGZO中的氧原子脫離，從而使IGZO的特性、例如閾值電壓(Vth)變化，因此，研宄如下方法:在利用氧化硅(S12)膜覆蓋溝道的上下之后，形成溝道的由氮化硅膜構(gòu)成的保護(hù)膜，然后施加熱處理而改善IGZO的可靠性。
[0007]專利文獻(xiàn)1:日本專利3148183號
[0008]非專利文獻(xiàn)I 用于實(shí)現(xiàn)輕薄的片顯示器的氧化物半導(dǎo)體TFT”，三浦健太郎等著，東芝評論(日文:東芝 > 匕、I 一)Vol.67N0.1(2012)

【發(fā)明內(nèi)容】

[0009]發(fā)明要解決的問題
[0010]然而，在因氫原子的殘留、進(jìn)入或其他理由而在氮化硅膜中存在氫原子的半導(dǎo)體器件中，在將IGZO應(yīng)用于LCD元件、有機(jī)EL元件時，難以防止IGZO因氮化硅膜中的氫原子而產(chǎn)生特性變化。
[0011]本發(fā)明的目的在于，提供一種能夠防止氧化物半導(dǎo)體的特性變化的半導(dǎo)體器件、半導(dǎo)體器件的制造方法、以及半導(dǎo)體器件的制造裝置。
_2] 用于解決問題的方案
[0013]為了實(shí)現(xiàn)所述目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件由柵電極、半導(dǎo)體膜以及在該半導(dǎo)體膜之上層疊的絕緣膜構(gòu)成的層疊構(gòu)造，該半導(dǎo)體膜由氧化物半導(dǎo)體構(gòu)成，其特征在于，該半導(dǎo)體器件的制造方法包括以下步驟:半導(dǎo)體膜暴露步驟，在該半導(dǎo)體膜暴露步驟中，通過將所述柵電極用作掩模而將所述絕緣膜局部去除，從而使所述半導(dǎo)體膜局部暴露；保護(hù)膜形成步驟，在該保護(hù)膜形成步驟中，使由鹵化硅氣體和含氮?dú)怏w混合而成的、不含有氫的處理氣體生成等離子體，至少將所述半導(dǎo)體膜的暴露的部分置于所述等離子體中，且利用由含鹵氮化硅膜構(gòu)成的保護(hù)膜來覆蓋所述半導(dǎo)體膜的暴露的部分和所述絕緣膜的殘留的部分。
[0014]為了實(shí)現(xiàn)所述目的，本發(fā)明提供一種半導(dǎo)體器件的制造裝置，其具有由柵電極、半導(dǎo)體膜以及在該半導(dǎo)體膜之上層疊的絕緣膜構(gòu)成的層疊構(gòu)造，該半導(dǎo)體膜由氧化物半導(dǎo)體構(gòu)成，其特征在于，通過將所述柵電極用作掩模而將所述絕緣膜局部去除，從而利用由含鹵氮化硅膜構(gòu)成的保護(hù)膜來覆蓋所述半導(dǎo)體膜的暴露的部分和所述絕緣膜的殘留的部分，該含鹵氮化硅膜是利用自鹵化硅氣體和含氮?dú)怏w混合而成的、不含有氫的處理氣體生成的等離子體形成的。
[0015]為了實(shí)現(xiàn)所述目的，本發(fā)明提供一種半導(dǎo)體器件，其具有由柵電極、半導(dǎo)體膜以及在該半導(dǎo)體膜之上層疊的絕緣膜構(gòu)成的層疊構(gòu)造，該半導(dǎo)體膜由氧化物半導(dǎo)體構(gòu)成，其特征在于，所述絕緣膜被局部去除而使所述半導(dǎo)體膜局部暴露，至少所述半導(dǎo)體膜的暴露的部分被保護(hù)膜覆蓋，覆蓋所述半導(dǎo)體膜的暴露的部分中的氟原子的濃度高于所述絕緣膜中的氟原子的濃度。
_6] 發(fā)明的效果
[0017]采用本發(fā)明，覆蓋半導(dǎo)體膜的保護(hù)膜由由含鹵氮化硅膜構(gòu)成，該含鹵氮化硅膜是使用自鹵化硅氣體和含氮?dú)怏w混合而成的、不含有氫的處理氣體生成的等離子體形成的，因此，能夠抑制保護(hù)膜中含有氫原子，并且，能夠利用源自鹵化硅氣體的、向半導(dǎo)體膜中擴(kuò)散的鹵原子來修復(fù)半導(dǎo)體膜中的缺陷而使半導(dǎo)體膜的氧化物半導(dǎo)體的特性穩(wěn)定化。
【附圖說明】
[0018]圖1是概略地表示作為本發(fā)明的第I實(shí)施方式的半導(dǎo)體器件的TFT的結(jié)構(gòu)的剖視圖。
[0019]圖2是概略地表示作為本實(shí)施方式的半導(dǎo)體器件的制造裝置的等離子體CVD成膜裝置的結(jié)構(gòu)的剖視圖。
[0020]圖3是作為本實(shí)施方式的半導(dǎo)體器件的制造方法的TFT的制造方法的工序圖。
[0021]圖4是作為本實(shí)施方式的半導(dǎo)體器件的制造方法的TFT的制造方法的工序圖。
[0022]圖5是概略地表示作為本實(shí)施方式的半導(dǎo)體器件的TFT的變形例的結(jié)構(gòu)的剖視圖。
[0023]圖6是概略地表示作為本發(fā)明的第2實(shí)施方式的半導(dǎo)體器件的TFT的結(jié)構(gòu)的剖視圖。
[0024]圖7是作為本實(shí)施方式的半導(dǎo)體器件的制造方法的TFT的制造方法的工序圖。
[0025]圖8是作為本實(shí)施方式的半導(dǎo)體器件的制造方法的TFT的制造方法的工序圖。
【具體實(shí)施方式】
[0026]以下，一邊參照附圖一邊說明本發(fā)明的實(shí)施方式。
[0027]首先，說明作為本發(fā)明的第I實(shí)施方式的半導(dǎo)體器件的底柵型薄膜晶體管(TFT)。
[0028]圖1是概略地表示作為本實(shí)施方式的半導(dǎo)體器件的TFT的結(jié)構(gòu)的剖視圖。此外，在圖1中，為了方便，不僅示出了 TFT的結(jié)構(gòu)，還示出了與TFT同時制造的端子部的結(jié)構(gòu)(參照圖中右側(cè))。
[0029]在圖1中，在基板11上形成的多個TFTlO包括:柵電極12，其形成在基板11上；柵絕緣膜13，其覆蓋柵電極12 ;溝道14 (半導(dǎo)體膜)，其形成在柵絕緣膜13上且由IGZO構(gòu)成；源極區(qū)域15和漏極區(qū)域16，該源極區(qū)域15和漏極區(qū)域16分別形成于溝道14的兩旁；溝道保護(hù)膜17 (絕緣膜)，其覆蓋溝道14 ;鈍化(passivat1n)膜18 (保護(hù)膜)，其覆蓋整個溝道保護(hù)膜17、覆蓋源極區(qū)域15的一部分和漏極區(qū)域16的一部分；源極配線19，其形成在源極區(qū)域15之上，該源極配線19貫穿鈍化膜18而與源極區(qū)域15相接觸；漏極配線20，其形成在漏極區(qū)域16之上，該漏極配線20貫穿鈍化膜18而與漏極區(qū)域16相接觸；有機(jī)平坦化膜21，其覆蓋源極配線19、漏極配線20 ;以及像素電極22，其覆蓋有機(jī)平坦化膜21。即，TFTlO具有自下方起依次層疊柵電極12、溝道14以及溝道保護(hù)膜17而成的層疊構(gòu)造。
[0030]鈍化膜18由含有氟的氮化硅膜構(gòu)成并通過使用等離子體的CVD進(jìn)行成膜，源極區(qū)域15和漏極區(qū)域16由導(dǎo)電性提升了(金屬化)的IGZO構(gòu)成，溝道14、溝道保護(hù)膜17的寬度反映柵電極12的寬度(具體而言，溝道14、溝道保護(hù)膜17的寬度在光刻的誤差范圍內(nèi)與柵電極12的寬度相同)。
[0031]接下來，說明作為本實(shí)施方式的半導(dǎo)體器件的制造裝置的等離子體CVD成膜裝置。本等離子體CVD成膜裝置尤其優(yōu)選在進(jìn)行鈍化膜18的成膜時使用。
[0032]圖2是概略地表示作為本實(shí)施方式的半導(dǎo)體器件的制造裝置的等離子體CVD成膜裝置的結(jié)構(gòu)的剖視圖。
[0033]在圖2中，等離子體CVD成膜裝置23例如包括:腔室24，其為大致框體形狀，用于容納要在其上形成TFTlO的基板11 ;載置臺25，其配置于該腔室24的底部且在載置臺25的上表面上載置有基板11 ;ICP天線26，其以與腔室24的內(nèi)部的載置臺25相對的方式配置在腔室24的外部；以及窗構(gòu)件27，其構(gòu)成腔室24的頂部且設(shè)置在載置臺25與ICP天線26之間。
[0034]腔室24具有排氣裝置(未圖示)，該排氣裝置通過對腔室24內(nèi)抽真空而使腔室24的內(nèi)部減壓。腔室24的窗構(gòu)件27由電介質(zhì)構(gòu)成，該窗構(gòu)件27將腔室24的內(nèi)部和外部分隔開。
[0035]窗構(gòu)件27隔著絕緣構(gòu)件(未圖示)支承于腔室24的側(cè)壁，窗構(gòu)件27和腔室24并不直接接觸，從而沒有電導(dǎo)通。另外，窗構(gòu)件27具有至少能夠覆蓋被載置于載置臺25的基板11的整個表面的大小。此外，窗構(gòu)件27也可以由多個分割片構(gòu)成。
[0036]在腔室24的側(cè)壁設(shè)有3個氣體導(dǎo)入口 28、29、30，氣體導(dǎo)入口 28經(jīng)由氣體導(dǎo)入管31與配置在腔室24的外部的鹵化硅氣體供給部32相連接，氣體導(dǎo)入口 29經(jīng)由氣體導(dǎo)入管33與配置在腔室24的外部的含氮?dú)怏w供給部34相連接，氣體導(dǎo)入口 30經(jīng)由氣體導(dǎo)入管35與配置在腔室24的外部的稀有氣體供給部36相連接。
[0037]鹵化硅氣體供給部32經(jīng)由氣體導(dǎo)入口 28向腔室24的內(nèi)部供給不含有氫原子的鹵化硅氣體、例如氟化硅(SiF4)氣體，含氮?dú)怏w供給部34經(jīng)由氣體導(dǎo)入口 29向腔室24的