1的背面?zhèn)?。另外，阻擋金屬層的圖示省略。作為阻擋金屬層是，例如通過濺蝕來形成氮化鈦或者氮化鎳的覆膜。另外，阻擋金屬層只要是能夠抑制向貫通孔23、貫通孔35、貫通孔36埋入的金屬向半導體基板11側擴散的材料即可，也可以由上述的材料以外的任意材料來形成。
[0049]之后，將抗蝕劑42涂覆于由阻擋金屬層覆蓋了背面?zhèn)鹊陌雽w基板11的背面?zhèn)取Ｖ?，進行曝光以及顯影，將在厚度方向上貫通抗蝕劑42并到達半導體基板11的背面為止的例如圓形的開口部24形成于抗蝕劑42的芯片區(qū)域2(圖6A，圖6B)。此時，以在貫通孔23的半導體基板11背面?zhèn)鹊拈_口位置，形成與貫通孔23相比開口面積較大的開口部24的方式，對抗蝕劑42進行圖案化。由此，形成抗蝕劑圖案，該抗蝕劑圖案具有在半導體基板11的平方向上使將貫通孔23內包(包含在內)的區(qū)域露出的開口部24。
[0050]另外，對于貫通孔36也相同地將在厚度方向上貫通抗蝕劑42并到達半導體基板11的背面為止的例如圓形的開口部37，與開口部24同時地形成于抗蝕劑42的切割線3 (圖6A，圖6C)。此時，以在貫通孔36的半導體基板11背面?zhèn)鹊拈_口位置，形成與貫通孔36相比開口面積較大的開口部37的方式，對抗蝕劑42進行圖案化。由此，形成抗蝕劑圖案，該抗蝕劑圖案具有在半導體基板11的平方向上使將貫通孔36內包的區(qū)域露出的開口部37。另外，貫通孔35通過抗蝕劑42被埋入。
[0051]抗蝕劑42的曝光的對位使用第I標記開口部33來進行?？刮g劑42的曝光的曝光位置(光掩模的位置)的對位，通過利用不使用紅外線的一般的顯微鏡觀察第I標記開口部33，而基于該第I標記開口部33的位置進行。如上所述，在各第I標記開口部33的周邊區(qū)域形成有第2標記開口部34。因此，即使在不能直接檢測到第I標記開口部33自身的情況下，也能夠通過搜索檢測出的第2標記開口部34的周邊，以短時間容易地檢測第I標記開口部33。
[0052]接著，通過向貫通孔23以及抗蝕劑42的開口部24的內部埋入導電性部件，從而將與集成電路連接的通孔21形成于芯片區(qū)域2。另外，通過向貫通孔36以及抗蝕劑42的開口部37的內部埋入導電性部件，從而將與測試用電路元件13連接的測試用通孔32，與通孔21的形成同時地形成于切割線3。導電性部件例如使用鎳。上述的通孔例如通過濺蝕或者鍍層而形成。另外，在上述的通孔中，在抗蝕劑42的開口部埋入的導電性部件成為凸塊部分(圖7A?圖7C)。
[0053]之后，將抗蝕劑42以及抗蝕劑42下的阻擋金屬層剝離，進而，剝離支撐基板15以及粘接層14。由此，形成如圖2A?圖2C所示的半導體集成電路晶片I。
[0054]電氣特性測試的實施后，按照各芯片區(qū)域2進行切割而將半導體集成電路晶片I單片化。單片化后的半導體芯片在層疊后，通過樹脂等被模制而成為產品。在此，芯片區(qū)域2的單片化是通過沿著切割線3將半導體集成電路晶片I切斷來進行的。此時，切割線3的絕大部分消失。并且，開口部31以及測試用通孔32也消失。
[0055]接著，對芯片區(qū)域2的電路層12的構成例進行詳細說明。圖9是半導體集成電路晶片I的芯片區(qū)域2的主要部分剖視圖。芯片區(qū)域2具備在半導體基板11的表面?zhèn)仍O置的集成電路16以及通孔21。作為半導體基板11例如使用硅晶片等。通孔21在厚度方向上貫通半導體基板11并與集成電路16連接。
[0056]集成電路16設置于在半導體基板11的表面形成的層間絕緣膜51的內部。層間絕緣膜51例如由氧化硅等的絕緣材料形成。集成電路16是例如包含NAND型的半導體存儲器以及多層布線的LSI (Large Scale Integrat1n)。另外,在圖9中，選擇地例示出集成電路16的多層布線的部分。
[0057]另外，在集成電路16的表面，鈍化膜61和保護膜62層疊。鈍化膜61例如由氧化硅或者氮化硅形成。保護膜62例如由PET(聚對苯二甲酸乙二醇酯)或者聚酰亞胺等的樹脂形成。
[0058]在保護膜62的表面的規(guī)定的位置，設置有上部電極焊盤64。上部電極焊盤64例如由金形成。上部電極焊盤64與集成電路16，通過在半導體基板11的厚度方向上貫通的上部電極63，將保護膜62、鈍化膜61以及層間絕緣膜51的一部分電連接以及物理連接。上部電極63例如由鎳形成。
[0059]在半導體基板11的背面，層疊地設置有例如氧化硅膜71、氮化硅膜72以及氧化硅膜73。通孔21設置為在厚度方向上貫通上述膜以及半導體基板11。在對將芯片區(qū)域2單片化后的半導體芯片進行多級層疊的情況下，通孔21的向半導體基板11的背面?zhèn)嚷冻龅亩瞬砍蔀橛糜谂c對置的半導體芯片的上部電極焊盤64取得導通的凸塊部分21a。在通孔21的外周面與半導體基板11之間，以及通孔21的向半導體基板11的背面?zhèn)嚷冻龅亩瞬?凸塊部分21a)與氧化硅膜73之間設置有阻擋金屬層74。
[0060]另外，在電路層12的切割線3，例如在圖9，代替集成電路16而設置有測試用電路元件13，代替通孔21而設置有測試用通孔32。測試用通孔32的周邊的構造以及測試用通孔32與測試用電路元件13的連接構造與上述的通孔21的情況相同。
[0061]測試用通孔32設置為在厚度方向上貫通半導體基板11。在將半導體集成電路晶片I多級層疊并通過測試用電路元件13進行雛菊鏈連接的電氣特性的測試的情況下，測試用通孔32具有作為貫通電極(TSV)的功能，該貫通電極將下級的半導體集成電路晶片I所具備的測試用電路元件13與上級的半導體集成電路晶片I所具備的測試用電路元件13電連接。
[0062]接著，對電路層12的形成方法進行說明。圖1OA以及圖1OB是對芯片區(qū)域2的電路層12的形成方法進行說明的主要部分剖視圖。首先，在半導體基板11的表面?zhèn)鹊某蔀樾酒瑓^(qū)域2的區(qū)域形成集成電路16(圖10A)。例如，在形成集成電路16的多層布線的情況下，在半導體基板11的表面將氧化硅膜成膜，通過光刻法以及蝕刻在氧化硅膜形成用于形成接觸部16a的凹部，在凹部內埋入多晶硅。之后，在多晶硅上形成鎳層，經(jīng)由加熱工序成為鎳硅化物，形成接觸部16a。
[0063]另外，接觸部16a的材料并不限定于鎳硅化物，只要是在進行上述的半導體基板11的蝕刻時作為蝕刻停止層而發(fā)揮功能的材料即可，例如也可以是鎢等的任意的金屬或者任意的金屬硅化物。
[0064]之后，依次反復進行將氧化硅膜成膜的工序、通過光刻法以及蝕刻對氧化硅膜進行圖案化的工序、和將通過圖案化形成的布線圖案的凹部用阻擋金屬層覆蓋并埋入導電性部件的工序。
[0065]由此，在層間絕緣膜51的內部，形成與層間絕緣膜51的界面被阻擋金屬層16e覆蓋的第I布線層16b、第2布線層16c以及第3布線層16d。通過實施這樣的工序，在芯片區(qū)域2形成集成電路16。另外，通過實施這樣的工序，在切割線3的電路層12，以與集成電路16相同的工序同時地形成測試用電路元件13。
[0066]在此，第I布線層16b例如使用鎢。第2布線層16c例如使用銅。第3布線層16d例如使用鋁。另外，第I布線層16b、第2布線層16c以及第3布線層16d也可以使用上述的金屬以外的導電性部件。
[0067]另外，阻擋金屬層16e例如使用氮化鈦或者氮化鎳。另外，對于阻擋金屬層16e，只要是能夠抑制導電性部件從第I布線層16b、第2布線層16c以及第3布線層16d向層間絕緣膜51的擴散的材料即可，也可以使用上述的材料以外的任意的材料。
[0068]另外，在形成集成電路16的任意的定時，上述的多個對準標記Ila(未圖示)形成于半導體基板11之中。之后，在層間絕緣膜51的上表面，形成例如使用了氧化硅或者氮化硅的鈍化膜61。
[0069]接著，在鈍化膜61的上表面，例如通過PET或者聚酰亞胺等的樹脂形成保護膜62。之后，在芯片區(qū)域2以及切割線3以相同工序形成貫通孔。即，在芯片區(qū)域2，形成貫通保護膜62、鈍化膜61以及層間絕緣膜51的一部分并到達集成電路16為止的貫通孔。另外，在切割線3，形成貫通保護膜62、鈍化膜61以及層間絕緣膜51并到達測試用電路元件13為止的貫通孔。
[0070]接著，例如通過將鎳埋入貫通孔，形成上部電極63。另外，對于上部電極63，只要是導電性部件即可，也可以使用鎳以外的金屬。
[0071]接著，在上部電極63的上部露出面上，使用例如金來形成上部電極焊盤64 (圖10B)。另外，對于上部電極焊盤64，只要是導電性部件即可，也可以使用金以外的金屬。通過以上的工序，得