碳化硅半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及碳化硅半導(dǎo)體器件，特別涉及被用作電力用半導(dǎo)體器件的溝槽柵型碳化硅半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]在電力電子技術(shù)設(shè)備中，為了對(duì)用于驅(qū)動(dòng)電氣馬達(dá)等負(fù)載的電力供給的執(zhí)行/停止進(jìn)行切換，使用了娃IGBT (Insulated Gate Bipolar Transistor:絕緣柵雙極晶體管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)等開(kāi)關(guān)元件。特別地，近年來(lái)，作為下一代的高耐壓/低損失的開(kāi)關(guān)器件，使用了碳化硅(SiC)的MOSFET受到了關(guān)注。
[0003]在被用作電力用半導(dǎo)體器件的情況下，使用縱型MOSFET (verticle M0SFET)構(gòu)造的情形較多。在縱型MOSFET中，根據(jù)其柵極構(gòu)造，有平面型、溝槽型(溝槽柵型)等。
[0004]已知如果溝槽柵型SiC -MOSFET形成于具有4° OFF等OFF角的基板，則ON電流、閾值電壓根據(jù)所形成的溝槽側(cè)壁面而變化(例如專(zhuān)利文獻(xiàn)I)。
[0005]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2011-100967號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0006]根據(jù)專(zhuān)利文獻(xiàn)1，在由具有OFF角的4H_SiC單晶體半導(dǎo)體基板構(gòu)成的溝槽柵型SiC-MOSFET中，依賴(lài)于OFF角而針對(duì)晶體表面不同的每個(gè)溝槽側(cè)壁面在漏極電流和閾值電壓中產(chǎn)生偏差。即，在具有OFF角的基板上形成的溝槽柵型SiC-MOSFET中，針對(duì)每個(gè)溝槽側(cè)壁面，MOSFET成為不同的ON狀態(tài)，所以存在如下情況:動(dòng)態(tài)特性變得不穩(wěn)定，或者產(chǎn)生向特定的溝槽側(cè)壁面的溝道面的電流集中。
[0007]本發(fā)明是為了解決上述那樣的課題而完成的，其目的在于提供一種溝槽柵型的縱型碳化硅半導(dǎo)體器件及其制造方法，能夠降低溝槽側(cè)壁面的晶體表面所致的漏極電流和閾值電壓的偏差。
[0008]本發(fā)明的碳化硅半導(dǎo)體器件具備:由碳化硅構(gòu)成的第I導(dǎo)電類(lèi)型的漂移區(qū)域，形成在具有OFF角的碳化硅半導(dǎo)體基板的第I主面上；由碳化硅構(gòu)成的第2導(dǎo)電類(lèi)型的阱區(qū)域，形成在所述漂移區(qū)域的表面上；由碳化硅構(gòu)成的第I導(dǎo)電類(lèi)型的源區(qū)域，選擇性地形成在所述阱區(qū)域的表層部；溝槽，從所述源區(qū)域的表面貫通所述阱區(qū)域而到達(dá)所述漂移區(qū)域；柵電極，隔著柵絕緣膜而形成在所述溝槽的內(nèi)部；源電極，與所述阱區(qū)域及所述源區(qū)域連接；漏電極，與碳化硅半導(dǎo)體基板相接地形成在所述碳化硅半導(dǎo)體基板的作為第I主面的相反側(cè)的面的第2主面；以及第2導(dǎo)電類(lèi)型的高濃度阱區(qū)域，形成在所述阱區(qū)域內(nèi)，所述第2導(dǎo)電類(lèi)型的高濃度阱區(qū)域的雜質(zhì)濃度比所述阱區(qū)域的雜質(zhì)濃度大，在所述溝槽的第I側(cè)壁面?zhèn)鹊乃鲒鍏^(qū)域形成有低溝道摻雜區(qū)域，在所述溝槽的第2側(cè)壁面?zhèn)鹊乃鲒鍏^(qū)域形成有有效受主濃度比所述低溝道摻雜區(qū)域低的高溝道摻雜區(qū)域。
[0009]另外，本發(fā)明的碳化硅半導(dǎo)體器件的制造方法具備:在具有OFF角的碳化硅半導(dǎo)體基板的第I主面上形成由碳化硅構(gòu)成的第I導(dǎo)電類(lèi)型的漂移區(qū)域的工序；在所述漂移區(qū)域的表面上形成由碳化硅構(gòu)成的第2導(dǎo)電類(lèi)型的阱區(qū)域的工序；在所述阱區(qū)域的表層部選擇性地形成由碳化硅構(gòu)成的第I導(dǎo)電類(lèi)型的源區(qū)域的工序；形成從所述源區(qū)域的表面貫通所述阱區(qū)域而到達(dá)所述漂移區(qū)域的溝槽的工序；在所述溝槽的內(nèi)部隔著柵絕緣膜而形成柵電極的工序；形成與所述阱區(qū)域及所述源區(qū)域相接的源電極的工序；在所述碳化硅半導(dǎo)體基板的作為第I主面的相反側(cè)的面的第2主面形成漏電極的工序；在所述阱區(qū)域內(nèi)，在所述溝槽的第I側(cè)壁面?zhèn)刃纬傻蜏系罁诫s區(qū)域的工序；以及在所述阱區(qū)域內(nèi)，在所述溝槽的第2側(cè)壁面?zhèn)刃纬捎行苤鳚舛缺人龅蜏系罁诫s區(qū)域低的高溝道摻雜區(qū)域的工序。
[0010]根據(jù)本發(fā)明，能夠針對(duì)溝槽的每個(gè)側(cè)壁面調(diào)整ON狀態(tài)，所以能夠防止向在特定的溝槽的側(cè)壁面中形成的場(chǎng)效應(yīng)晶體管的溝道面的電流集中，能夠得到更低電阻的溝槽柵型碳化硅半導(dǎo)體器件、或者動(dòng)作更穩(wěn)定的可靠性高的碳化硅半導(dǎo)體器件。
【附圖說(shuō)明】
[0011]圖1是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的剖面圖。
[0012]圖2是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的俯視圖。
[0013]圖3是用于說(shuō)明本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的溝槽的晶體表面的關(guān)系的尚J面不意圖。
[0014]圖4是關(guān)于本發(fā)明的實(shí)施方式I的碳化硅半導(dǎo)體器件，說(shuō)明在溝槽側(cè)壁形成了的MOSFET的閾值電壓的阱區(qū)域的受主濃度依賴(lài)性的圖。
[0015]圖5是關(guān)于本發(fā)明的實(shí)施方式I的碳化硅半導(dǎo)體器件，說(shuō)明在溝槽側(cè)壁形成了的MOSFET的漏極電流密度的阱區(qū)域的受主濃度依賴(lài)性的圖。
[0016]圖6是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的剖面示意圖。
[0017]圖7是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的剖面示意圖。
[0018]圖8是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的剖面示意圖。
[0019]圖9是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的剖面示意圖。
[0020]圖10是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的剖面示意圖。
[0021]圖11是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的一種方式的剖面示意圖。
[0022]圖12是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的一種方式的剖面示意圖。
[0023]圖13是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的一種方式的剖面示意圖。
[0024]圖14是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的一種方式的剖面示意圖。
[0025]圖15是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的制造方法的一種方式的剖面示意圖。
[0026]圖16是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的俯視圖。
[0027]圖17是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的俯視圖。
[0028]圖18是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的俯視圖。
[0029]圖19是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的俯視圖。
[0030]圖20是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的剖面圖。
[0031]圖21是示意地示出本發(fā)明的實(shí)施方式I中的碳化硅半導(dǎo)體器件的一種方式的剖面圖。
[0032]圖22是示意地示出本發(fā)明的實(shí)施方式2中的碳化硅半導(dǎo)體器件的一種方式的剖面圖。
[0033]圖23是示意地示出本發(fā)明的實(shí)施方式3中的碳化硅半導(dǎo)體器件的一種方式的剖面圖。
[0034]圖24是示意地示出本發(fā)明的實(shí)施方式3中的碳化硅半導(dǎo)體器件的一種方式的剖面圖。
[0035](符號(hào)說(shuō)明)
[0036]1:碳化硅半導(dǎo)體基板；3:外延層；4:漂移區(qū)域；5:講區(qū)域；6:源區(qū)域；7:溝槽；8:柵絕緣膜；9:柵電極；10:層間絕緣膜；11:源電極；12:漏電極；13:高溝道摻雜區(qū)域；14:低溝道摻雜區(qū)域;18:第I側(cè)壁面;19:第2側(cè)壁面;22:溝槽底面保護(hù)阱區(qū)域;25:標(biāo)記