一種hvpmos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種HVPMOS器件及其制造方法，尤其是降低HVPMOS器件導(dǎo)通電阻的方法，及對應(yīng)的HVPMOS器件。
【背景技術(shù)】
[0002]HVPMOS (High voltage positive channel Metal Oxide Semiconductor,高電壓P溝道金屬氧化物半導(dǎo)體)因?yàn)殡娐饭に嚭唵?，價(jià)格便宜，所以在很多數(shù)字控制電路得到了廣泛的應(yīng)用。
[0003]現(xiàn)有技術(shù)中，通常在25B⑶工藝平臺生產(chǎn)HVPMOS，而25B⑶工藝平臺中標(biāo)準(zhǔn)的FOX工藝是一個(gè)4000+2000A的StackFOX Process (堆疊場氧化層處理)，可以用于生產(chǎn)不同類型的半導(dǎo)體器件。其中2000A FOX是為形成NLDMOS (N溝道橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的Drift區(qū)(漂移區(qū))而設(shè)計(jì)的，如果生產(chǎn)過程中不需要NLDMOS半導(dǎo)體器件，出于降低成本的因素考慮，經(jīng)常會使用一步到位的6500A FOX工藝。
[0004]在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)使用一步到位的6500A FOX工藝存在以下缺陷:使用6500A FOX工藝需要的時(shí)間是4000+2000A的FOX工藝時(shí)間的兩倍，因此生產(chǎn)出來的HVPMOS半導(dǎo)體器件的漂移區(qū)(Drift)表面電阻會較大，從而導(dǎo)致整個(gè)HVPMOS半導(dǎo)體器件的導(dǎo)通電阻(RDSON)較大，這樣就會影響整個(gè)HVPMOS半導(dǎo)體器件的參數(shù)指標(biāo)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種HVPMOS器件及其制造方法，能夠解決現(xiàn)有技術(shù)中導(dǎo)通電阻較大的缺陷，同時(shí)還可以提高HVPMOS器件的擊穿電壓。
[0006]一方面，本發(fā)明提供的HVPMOS器件包括:
[0007]P型襯底，設(shè)置在底部；
[0008]緩沖層，設(shè)置在所述P型襯底上方；
[0009]N型阱區(qū)，設(shè)置在所述緩沖層上方；
[0010]側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)；
[0011 ] 柵極，設(shè)置在所述N型阱區(qū)之上；
[0012]源區(qū)，設(shè)置在所述柵極左側(cè)；
[0013]漏區(qū)，設(shè)置在所述柵極右側(cè)，所述漏區(qū)包括位于N型阱區(qū)內(nèi)的漂流層，設(shè)置在所述漂流層上方的場氧化層和P型重?fù)诫s區(qū)；其特征在于，
[0014]在所述HVPMOS器件的漂流層有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) XlO14CnT2 量級。
[0015]進(jìn)一步地,所述P型雜質(zhì)注入能量為20Kev。
[0016]進(jìn)一步地，所述P型注入的雜質(zhì)為硼離子。
[0017]另一方面，本發(fā)明提供一種HVPMOS器件制造方法，包括:
[0018]首先提供一種半導(dǎo)體器件包括P型襯底，設(shè)置在底部；緩沖層，設(shè)置在所述P型襯底上方；N型阱區(qū)，設(shè)置在所述緩沖層上方；側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)；柵極，設(shè)置在所述N型阱區(qū)之上；源區(qū)，設(shè)置在所述柵極左側(cè)；漏區(qū)，設(shè)置在所述柵極右側(cè)，所述漏區(qū)包括位于N型阱區(qū)內(nèi)的漂流層，設(shè)置在所述漂流層上方的場氧化層和P型重?fù)诫s區(qū)；
[0019]然后在所述HVPMOS器件的漂流層有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) XlO14CnT2 量級。
[0020]進(jìn)一步地，所述P型雜質(zhì)注入能量為20Kev。
[0021]進(jìn)一步地，所述P型注入的雜質(zhì)為硼離子。
[0022]本發(fā)明的有益效果:與現(xiàn)有技術(shù)相比，通過調(diào)節(jié)漂移區(qū)的P型雜質(zhì)注入濃度，可以非常有效地減低HVPMOS器件的導(dǎo)通電阻。而且因?yàn)樵谄茀^(qū)增加P型雜質(zhì)注入，還優(yōu)化了漂移區(qū)的最大電場強(qiáng)度，提高了 HVPMOS器件的擊穿電壓；使得HVPMOS器件的多個(gè)性能參數(shù)都得到改善。
【附圖說明】
[0023]圖1為本發(fā)明一實(shí)施例涉及HVPMOS器件的剖視圖；
[0024]圖2為本發(fā)明一實(shí)施例涉及P型雜質(zhì)注入?yún)^(qū)濃度與導(dǎo)通電阻和擊穿電壓之間的關(guān)系圖；
[0025]圖3為本發(fā)明一實(shí)施例涉及P型雜質(zhì)注入?yún)^(qū)濃度與擊穿電壓的關(guān)系圖；
[0026]圖4為本發(fā)明一實(shí)施例涉及P型雜質(zhì)注入?yún)^(qū)濃度與HVPMOS器件輸出特性的關(guān)系圖。
【具體實(shí)施方式】
[0027]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0028]如圖1所示，作為本發(fā)明一優(yōu)選實(shí)施例，首先提供一種HVPMOS器件I包括:P型襯底(P-sub) 9，設(shè)置在底部；緩沖層(DN+) 8，設(shè)置在所述P型襯底(P-sub)上方；N型阱區(qū)(Nwell)7，設(shè)置在所述緩沖層(DN+)上方；側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)，優(yōu)選地，側(cè)面隔離區(qū)為P型阱區(qū)(Pwell) 5、6 ;柵極(Gate) 2，設(shè)置在所述N型阱區(qū)(Nwell)之上；源區(qū)(Source) 4,設(shè)置在所述柵極(Gate)左側(cè)；源區(qū)(Source) 4包括位于N型講區(qū)(Nwell) 7內(nèi)的P型重?fù)诫s區(qū)(P+) 41、N型重?fù)诫s區(qū)(N+) 42、和場氧化層(FOX) 43 ;漏區(qū)(Drain) 3，設(shè)置在所述柵極(Gate) 2右側(cè)，所述漏區(qū)(Drain) 3包括位于N型阱區(qū)(Nwell) 7內(nèi)的漂流層(Drift或者簡稱HP) 34,35,設(shè)置在所述漂流層(Drift或者簡稱HP) 34,35上方的場氧化層(F0X)31、33和P型重?fù)诫s區(qū)(P+)32 ;在所述HVPMOS器件的漂流層(Drift或者簡稱HP)34,35有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) X 114CnT2量級。
[0029]優(yōu)選地,所述P型雜質(zhì)注入能量為20Kev。
[0030]優(yōu)選地，所述P型注入的雜質(zhì)為硼離子。
[0031]另一方面，本發(fā)明還提供一種HVPMOS器件制造方法，包括:
[0032]首先提供一種半導(dǎo)體器件包括P型襯底(P-sub)9，設(shè)置在底部；緩沖層(DN+)8，設(shè)置在所述P型襯底(P-sub)上方；N型阱區(qū)(Nwell)7，設(shè)置在所述緩沖層(DN+)上方；側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)，優(yōu)選地，側(cè)面隔離區(qū)為P型阱區(qū)(Pwell) 5、6 ;柵極(Gate)2，設(shè)置在所述N型阱區(qū)(Nwell)之上；源區(qū)(Source) 4，設(shè)置在所述柵極(Gate)左側(cè)；源區(qū)(Source) 4包括位于N型阱區(qū)(Nwell) 7內(nèi)的P型重?fù)诫s區(qū)(P+) 41、N型重?fù)诫s區(qū)(N+)42、和場氧化層(FOX)43 ;漏區(qū)(Drain) 3，設(shè)置在所述柵極(Gate) 2右側(cè)，所述漏區(qū)(Drain)3包括位于N型阱區(qū)(Nwell) 7內(nèi)的漂流層(Drift或者簡稱HP) 34,35,設(shè)置在所述漂流層(Drift或者簡稱HP) 34,35上方的場氧化層(FOX) 31,33和P型重?fù)诫s區(qū)(P+) 32 ;然后在所述HVPMOS器件的漂流層(Drift或者簡稱HP)有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) X 114CnT2 量級。
[0033]優(yōu)選地,所述P型雜質(zhì)注入能量為20Kev。
[0034]優(yōu)選地，所述P型注入的雜質(zhì)為硼離子。
[0035]如圖2所示，當(dāng)P型雜質(zhì)注入面密度為1.4X 114CnT2量級時(shí)，HVPMOS器件對應(yīng)的擊穿電壓(BV)為49V，導(dǎo)通電阻為65mohm.mm2。當(dāng)P型雜質(zhì)注入面密度為1.0X 1014cm_2量級時(shí)，HVPMOS器件對應(yīng)的擊穿電壓(BV)為41V，導(dǎo)通電阻為95mohm.mm2。當(dāng)P型雜質(zhì)注入面密度為1.2X 11W2量級時(shí)，HVPMOS器件對應(yīng)的擊穿電壓(BV)為47.5V，導(dǎo)通電阻為77mohm.mm2 ο
[0036]所以通過上述參數(shù)可以發(fā)現(xiàn)，P型雜質(zhì)注入面密度為1.0X 114CnT2量級與P型雜質(zhì)注入面密度為1.4X 114CnT2量級相比較，導(dǎo)通電阻由95mohm.mm2減小至65mohm.mm2,減低了 32% ;而擊穿電壓提高了 8V ;這樣HVPMOS器件的多個(gè)性能參數(shù)都得到改善。
[0037]圖3為本發(fā)明一實(shí)施例涉及P型雜質(zhì)注入?yún)^(qū)濃度與擊穿電壓的關(guān)系圖；可以看出，在P型雜質(zhì)注入面密度為1.4X 11W2量級時(shí)，HVPMOS器件兩端的導(dǎo)通電壓較面密度為1.2X 114CnT2量級時(shí)更大。而P型雜質(zhì)注入面密度為1.2X 114CnT2量級時(shí)，HVPMOS器件兩端的導(dǎo)通電壓較面密度為1.0X 114CnT2量級時(shí)更大。所以優(yōu)選地，將P型雜質(zhì)注入面密度設(shè)置為1.4X 11W2量級。
[0038]圖4為本發(fā)明一實(shí)施例涉及P型雜質(zhì)注入?yún)^(qū)濃度與HVPMOS器件輸出特性的關(guān)系圖?？梢钥闯?，HVPMOS器件在導(dǎo)通狀態(tài)時(shí)，隨著P型雜質(zhì)注入面密度為從1.0X 114CnT2量級，增加到1.2 X 114CnT2量級，再增加至1.4X 114CnT2量級時(shí)，HVPMOS器件能承受的電壓和電流都不斷增加。
[0039]因此，本發(fā)明實(shí)施例中，優(yōu)選地P型雜質(zhì)注入面密度為1.4X 114CnT2量級時(shí)，可以使得HVPMOS器件的多個(gè)性能參數(shù)都得到改善。
[0040]需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的【具體實(shí)施方式】所做的任何改動均不脫離本發(fā)明的權(quán)利要求書的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于前述【具體實(shí)施方式】。
【主權(quán)項(xiàng)】
1.一種HVPMOS器件，包括: P型襯底，； 緩沖層，位于所述P型襯底上方； N型阱區(qū)，位于所述緩沖層上方； 側(cè)面隔離區(qū)，位于所述N型阱區(qū)外側(cè)； 柵極，位于所述N型阱區(qū)上方； 源極區(qū)和漏極區(qū)，分別位于所述柵極的兩側(cè)； 漂移區(qū)，位于所述漏極區(qū)下方； 其特征在于， 在所述漂移區(qū)有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) X 114cnT2量級。2.如權(quán)利要求1所述的HVPMOS器件，其特征在于，所述P型雜質(zhì)注入能量為20Kev。3.如權(quán)利要求1或2所述的HVPMOS器件，其特征在于，所述P型注入的雜質(zhì)為硼離子。4.一種HVPMOS器件制造方法，包括: 首先提供一種半導(dǎo)體器件包括P型襯底；在所述P型襯底上方生長一層緩沖層；N型阱區(qū)，設(shè)置在所述緩沖層上方；側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)；柵極，設(shè)置在所述N型阱區(qū)之上；在所述柵極兩側(cè)形成漏極區(qū)和源極區(qū)，在所述漏區(qū)下方形成有漂流層； 其中，對所述漂流層進(jìn)行P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6) XlO14CnT2 量級。5.如權(quán)利要求4所述的HVPMOS器件制造方法，其特征在于，所述P型雜質(zhì)注入能量為20Kevo6.如權(quán)利要求4或5所述的HVPMOS器件制造方法，其特征在于，所述P型注入的雜質(zhì)為硼離子。
【專利摘要】本發(fā)明提供的HVPMOS器件及其制造方法，所述HVPMOS器件包括：P型襯底，設(shè)置在底部；緩沖層，設(shè)置在所述P型襯底上方；N型阱區(qū)，設(shè)置在所述緩沖層上方；側(cè)面隔離區(qū)，設(shè)置在所述N型阱區(qū)外側(cè)；柵極，設(shè)置在所述N型阱區(qū)之上；源區(qū)，設(shè)置在所述柵極左側(cè)；漏區(qū)，設(shè)置在所述柵極右側(cè)，所述漏區(qū)包括位于N型阱區(qū)內(nèi)的漂流層，設(shè)置在所述漂流層上方的場氧化層和P型重?fù)诫s區(qū)；其特征在于，在所述HVPMOS器件的漂流層有P型雜質(zhì)注入，所述P型雜質(zhì)注入面密度為(1.2-1.6)×1014cm-2量級。通過在漂移區(qū)進(jìn)行P型雜質(zhì)注入的濃度，可以非常有效地減低HVPMOS器件的導(dǎo)通電阻和提高擊穿電壓等性能參數(shù)。
【IPC分類】H01L21/336, H01L29/78, H01L29/06
【公開號】CN104882479
【申請?zhí)枴緾N201410073866
【發(fā)明人】馬棟, 王楠, 樊楊, 陳斌, 彭宇飛
【申請人】無錫華潤上華半導(dǎo)體有限公司
【公開日】2015年9月2日
【申請日】2014年2月28日