件500和/或第一半導體芯片200和第二半導體芯片300的CTE差所產(chǎn)生的應力。因此，與上述實施例相比，通過使得襯底100擺脫密封構件500和/或第一半導體芯片200和第二半導體芯片300，設置在襯底100的幾乎整個表面上的應力緩沖層400e可更加有助于襯底100減小模量并增大CTE。由于上述結構的應力緩沖層400e所導致的襯底100的模量減小和CTE增大可有助于減小襯底的應力，從而防止襯底100彎曲。因此，可使得設置在襯底100下方的外部連接構件600的故障最小化。
[0137]圖6是示出圖1的半導體封裝件1000中的第一半導體芯片200與第二半導體芯片300的電連接關系的電路圖。為了方便描述，將簡要重復或省略以上描述。
[0138]參照圖6，第一半導體芯片200和第二半導體芯片300分別包括可分別連接至第一輸入/輸出緩沖電路280和第二輸入/輸出緩沖電路380的第一輸入/輸出焊盤210和第二輸入/輸出焊盤310。第一輸入/輸出緩沖電路280和第二輸入/輸出緩沖電路380可分別連接至第一半導體芯片200的內部電路205和第二半導體芯片300的內部電路305。
[0139]第一端子290設置在第一半導體芯片200的內部電路205與第一輸入/輸出焊盤210之間，第二端子390設置在第二半導體芯片300的內部電路305與第二輸入/輸出焊盤310之間，并且第一端子290和第二端子390可彼此電連接。輸入接收器前方的塊可為可連接至外部的焊盤。
[0140]當?shù)诙斎?輸出焊盤310從襯底100的襯底焊盤140接收信號DQO時，可根據(jù)芯片選擇信號CS將信號DQO遞送至第一半導體芯片200的內部電路205或第二半導體芯片300的內部電路305。如果芯片選擇信號CS選擇第二半導體芯片300，則第二半導體芯片300可沿著第二輸入/輸出焊盤310、第二輸入/輸出緩沖電路380、第二端子390和內部電路305的路線將數(shù)據(jù)發(fā)送至襯底100并從襯底100接收數(shù)據(jù)。
[0141]如果芯片選擇信號CS選擇第一半導體芯片200，則第一半導體芯片200可沿著第二輸入/輸出焊盤310、第二輸入/輸出緩沖電路380、第二端子390、第一端子290和內部電路205的路線將數(shù)據(jù)發(fā)送至襯底100并從襯底100接收數(shù)據(jù)。因此，在這種情況下，可禁用第一輸入/輸出焊盤210和第一輸入/輸出緩沖電路280。
[0142]如上所述，第一半導體芯片200可經(jīng)第二半導體芯片300將信號和/或數(shù)據(jù)發(fā)送至襯底100并從襯底100接收信號和/或數(shù)據(jù)。例如，第一半導體芯片200可將信號和/或數(shù)據(jù)發(fā)送至襯底100并從襯底100接收信號和/或數(shù)據(jù)，而不使用第一半導體芯片200中的第一輸入/輸出焊盤210和第一輸入/輸出緩沖電路280。
[0143]作為參考，將能夠通過其輸入/輸出焊盤和輸入/輸出緩沖電路發(fā)送和接收數(shù)據(jù)的半導體芯片稱作主芯片，類似于第二半導體芯片300，并且將能夠通過另一半導體芯片的輸入/輸出焊盤和輸入/輸出緩沖電路發(fā)送和接收信號和/或數(shù)據(jù)的半導體芯片稱作從芯片，類似于第一半導體芯片200。
[0144]下文中，將描述其中第一半導體芯片200和第二半導體芯片300通過倒裝芯片接合按照鏡子形式堆疊的結構中的布線連接關系。
[0145]圖7A和圖7B是示出基于圖6的電路的第一半導體芯片200和第二半導體芯片300中的焊盤和凸塊的連接關系的頂視圖。為了方便描述，將簡要重復或省略以上描述。
[0146]參照圖7A，第一半導體芯片200可設置在襯底100上，作為最靠近襯底的芯片。按照鄰近于第一半導體芯片200的中心線C以兩條線對稱地布置的第一輸入/輸出焊盤210可設置在第一半導體芯片200的有源表面ACT上。可按照一條線或按照兩條或更多條線布置第一輸入/輸出焊盤210。當按照偶數(shù)條線布置第一輸入/輸出焊盤210時，可基于中心線C對稱地布置第一輸入/輸出焊盤210。可替換地，即使按照偶數(shù)條線布置第一輸入/輸出焊盤210，也可不對稱地布置第一輸入/輸出焊盤210。
[0147]第一重布線240中的每一個可將第一凸塊220電連接至接合焊盤230。作為參考，省略接合焊盤230，并且沒有在圖1和圖3至圖5B中示出。另外，第一重布線240可對應于圖1和圖3至圖5B中的重布線240。
[0148]如圖7A所示，接合焊盤230可電連接至襯底100上的對應的襯底焊盤140。例如，接合焊盤230可通過導線250電連接至襯底焊盤140。然而，不排除接合焊盤230通過諸如倒裝芯片法的其他連接方法連接至襯底焊盤140。
[0149]如圖7A所示，第一重布線240可延伸以不與第一半導體芯片200的中心線C交叉，并且可將第一凸塊220和接合焊盤230彼此連接。雖然根據(jù)圖7A示出了用于連接第一半導體芯片200的八條導線250，但是這八條導線250僅是為了方便理解，并且導線250的數(shù)量、對應的第一凸塊220的數(shù)量以及對應的接合焊盤230的數(shù)量中的每一個無疑可大于8。雖然在圖1和圖3至圖5B中示出了第一重布線240在第一半導體芯片200上暴露出來，但是第一重布線240可被鈍化層(未示出)覆蓋而不暴露。
[0150]在圖7A中，260a可表示電連接至第一半導體芯片200的內部電路205的凸塊。
[0151]參照圖7B，按照鄰近于第二半導體芯片300的中心線C以兩條線對稱地布置的第二輸入/輸出焊盤310可設置在第二半導體芯片300的有源表面ACT上。當然，也可按照一條線或者按照兩條或更多條線布置第二輸入/輸出焊盤310。
[0152]可針對第二輸入/輸出焊盤310中的每一個設置第二重布線340。第二重布線340可延伸以不與第二半導體芯片300的中心線C交叉。作為參考，省略了第二輸入/輸出焊盤310和第二重布線340，并且沒有在圖1和圖3至圖5B中示出。
[0153]第二重布線340可從第二輸入/輸出焊盤310延伸至設置在兩個邊緣部分的第二凸塊320。因此，第二重布線340可將第二輸入/輸出焊盤310電連接至第二凸塊320。第二凸塊320可物理連接和電連接至設置在圖7A的第一半導體芯片200上的對應的第一凸塊220。因此，當?shù)谝话雽w芯片200和第二半導體芯片300的有源表面ACT堆疊為彼此面對時，考慮到第一凸塊220與第二凸塊320之間的物理連接和電連接，第一凸塊220和第二凸塊320可設置為在相同位置彼此重疊。作為參考，第二凸塊320可對應于設置在圖1和圖3至圖5B中的兩個邊緣的第二凸塊。
[0154]參照圖7A和圖7B，當通過經(jīng)倒裝芯片法將第二半導體芯片300堆疊在第一半導體芯片200上而使第一凸塊220和第二凸塊320彼此結合時，從襯底100的襯底焊盤140至第二輸入/輸出焊盤310的輸入/輸出路線可被構造為不與第二半導體芯片300的中心線C交叉。
[0155]第一半導體芯片200可包括電連接至第一半導體芯片200的內部電路105的多個第三凸塊260a。多個第三凸塊260a可對應于設置在圖1和圖3至圖5B中的中心部分的第一凸塊220。另外，第二半導體芯片300可包括電連接至第二半導體芯片300的內部電路305的多個第四凸塊360a。多個第四凸塊360a可對應于設置在圖1和圖3至圖5B中的中心部分的第二凸塊320。
[0156]當?shù)谝话雽w芯片200和第二半導體芯片300的有源表面ACT堆疊為彼此面對時，多個第三凸塊260a和對應于多個第三凸塊260a的多個第四凸塊360a可設置在多個第三凸塊260a和多個第四凸塊360a結合以彼此重疊的位置。因此，多個第三凸塊260a和對應于多個第三凸塊260a的多個第四凸塊360a可彼此電連接。
[0157]這樣，各個半導體芯片上的焊盤、重布線和凸塊的位置和連接關系可按照襯底100上的第一半導體芯片200用作從芯片而堆疊在第一半導體芯片200上的第二半導體芯片300用作主芯片的鏡式堆疊結構形成。然而，根據(jù)當前實施例的半導體封裝件1000的結構不限于各個半導體芯片上的焊盤、重布線和凸塊的上述位置和連接關系。例如，在具有鏡式堆疊結構的半導體封裝件的結構中，各個半導體芯片上的焊盤、重布線和凸塊的位置和連接關系可不同地修改。作為參考，鏡式堆疊結構可表示其中具有相同內部電路的兩個半導體芯片按照倒裝芯片法堆疊以彼此面對并變?yōu)楸舜说溺R面相的結構。
[0158]可按照第一半導體芯片200用作主芯片而堆疊在第一半導體芯片200上的第二半導體芯片300用作從芯片的鏡式堆疊結構實現(xiàn)根據(jù)當前實施例的半導體封裝件1000。當?shù)谝话雽w芯片200是主芯片時，第一半導體芯片200上的第一輸入/輸出焊盤210可通過第一重布線連接至接合焊盤。然而，由于鏡式堆疊結構的限制，第一重布線會形成為與第一半導體芯片200的中心線C交叉，因此，半導體封裝件1000的結構可比上述實施例稍微更復雜。
[0159]圖8是根據(jù)本發(fā)明構思的另一實施例的半導體封裝件2000的剖視圖。為了方便描述，將簡要重復或省略以上描述。
[0160]參照圖8，根據(jù)當前實施例的半導體封裝件2000可包括襯底100上的兩對鏡式堆疊結構MSl和MS2。第一鏡式堆疊結構MS I可包括第一半導體芯片200-1和第二半導體芯片300-1，第二鏡式堆疊結構MS2可包括第三半導體芯片200-2和第四半導體芯片300-2。
[0161]第一鏡式堆疊結構MSl可通過第一粘合劑構件270-1堆疊在襯底100上。第一鏡式堆疊結構MSl與圖1的具有半導體封裝件1000中的第一半導體芯片200和第二半導體芯片300的鏡式堆疊結構相同，因此，省略對其的詳細描述。
[0162]第二鏡式堆疊結構MS2可通過第二粘合劑構件270-2堆疊在第一鏡式堆疊結構MSl上。更詳細地說，可通過以下步驟實現(xiàn)第二鏡式堆疊結構MS2:將第三半導體芯片200-2通過第二粘合劑構件270-2堆疊在第二半導體芯片300-1的無源表面上；以及將第四半導體芯片300-2按照倒裝芯片法堆疊在第三半導體芯片200-2上。第二粘合劑構件270-2可與第一粘合劑構件270-1相同。例如，第二粘合劑構件270-2可為DAF。
[0163]第二鏡式堆疊結構MS2堆疊在第二半導體芯片300-1上而非襯底100上。因此，用于連接第二鏡式堆疊結構MS2和襯底焊盤140的第二導線205-2可比用于連接第一鏡式堆疊結構MSl和襯底焊盤140的第一導線205-1更長。針對其它方面，第二鏡式堆疊結構MS2可與第一鏡式堆疊結構MSl幾乎相同。因此，省略對其的詳細描述。
[0164]雖然在根據(jù)當前實施例的半導體封裝件2000中示出第一鏡式堆疊結構MSl的第一導線205-1和第二鏡式堆疊結構MS2的第二導線205-2連接至一個襯底焊盤140，但是根據(jù)當前實施例的半導體封裝件2000不限于這種連接關系。例如，第一鏡式堆疊結構MSl的第一導線205-1和第二鏡式堆疊結構MS2的第二導線205-2可連接至不同的襯底焊盤。在這種情況下，襯底焊盤可在襯底100的兩個邊緣部分布置為兩條線，其中，內側線的襯底焊盤連接至第一鏡式堆疊結構MSl的第一導線205-1，而外側線的襯底焊盤連接至第二鏡式堆疊結構MS2的第二導線205-2。這種連接關系可用于通過利用兩個通道來輸入/輸出數(shù)據(jù)。例如，第一鏡式堆疊結構MSl可通過第一通道輸入/輸出數(shù)據(jù)，而第二鏡式堆疊結構MS2可通過第二通道輸入/輸出數(shù)據(jù)。
[0165]根據(jù)當前實施例的半導體封裝件2000可通過包括四個半導體芯片來實現(xiàn)高容量和高集成度半導體封裝件。另外，即使在根據(jù)當前實施例的半導體封裝件2000的結構中，通過在襯底100的邊緣部分設置應力緩沖層400，也可緩沖將被施加至襯底100的應力，因此，可防止襯底100的彎曲和設置在襯底100下方的外部連接構件600的故障。如圖所示，應力緩沖層400可與半導體封裝件2000的最下面的芯片在豎直方向上處于相同的水平。
[0166]圖9是根據(jù)本發(fā)明構思的另一實施例的半導體封裝件2000a的剖視圖。為了方便描述，將簡要重復或省略以上描述。
[0167]參照圖9，除密封構件500a的結構以外，根據(jù)當前實施例的半導體封裝件2000a可與圖8的半導體封裝件2000相類似。也就是說，在根據(jù)當前實施例的半導體封裝件2000a中，密封構件500a可暴露出第二鏡式堆疊結構MS2的第四半導體芯片300-2的無源表面NACT。即使暴露出第四半導體芯片300-2的無源表面NACT，第四半導體芯片300-2的無源表面NACT的暴露也完全不會影響第四半導體芯片300-2內的器件。
[0168]在根據(jù)當前實施例的半導體封裝件2000a的結構中，通過形成密封構件500a以暴露出第四半導體芯片300-2的上表面，可使得半導體封裝件2000a的高度最小化，因此，密封構件500a可有助于半導體封裝件2000a的尺寸縮小和薄化。這樣，可通過e_MUF工藝或研磨工藝實現(xiàn)暴露出最上面的半導體芯片(即，第四半導體芯片300-2)的上表面的密封構件500a的結構。
[0169]即使在根據(jù)當前實施例的半導體封裝件2000a的結構中，通過將應力緩沖層400設置在襯底100的邊緣部分，也可緩沖將被施加至襯底100的應力，因此，可防止襯底100的彎曲，并且可防止設置在襯底100下方的外部連接構件600的故障。
[0170]圖10是根據(jù)本發(fā)明構思的另一實施例的半導體封裝件3000的剖視圖。為了方便描述，將簡要重復或省略以上描述。
[0171]參照圖10，根據(jù)當前實施例的半導體封裝件3000可包括襯底100上的η對鏡式堆疊結構MSl至MSn，其中，η是3或更大的整數(shù)。例如，在根據(jù)當前實施例的半導體封裝件3000的結構中，第一鏡式堆疊結構MSl可包括第一半導體芯片200-1和第二半導體芯片300-1，第二鏡式堆疊結構MS2可包括第三半導體芯片(未示出)和第四半導體芯片(未示出)，第η鏡式堆疊結構MSn可包括第(2η-1)半導體芯片200_η和第2η半導體芯片300_η。
[0172]第一鏡式堆疊結構MSl至第η鏡式堆疊結構MSn中的每一個可與圖1的具有半導體封裝件1000中的第一半導體芯片200和第二半導體芯片300的鏡式堆疊結構相同。然而，第二鏡式堆疊結構MS2至第η鏡式堆疊結構MSn中的每一個可堆疊在(替代了襯底100的)設置在它們下方的鏡式堆疊結構上。另外，上部鏡式堆疊結構與襯底100相距更遠，因此，上部鏡式堆疊結構可具有連接至襯底焊盤140的較長導線。已參照圖1的半導體封裝件1000描述了其它方面，因此，在此省略它們的描述。
[0173]根據(jù)當前實施例的半導體封裝件3000可通過包括六個或更多個半導體芯片來實現(xiàn)高容量和高集成度的半導體封裝件。另外，即使在根據(jù)當前實施例的半導體封裝件3000的結構中，通過將應力緩沖層400設置在襯底100的邊緣部分，也可緩沖將被施加至襯底100的應力，因此，可防止襯底100的彎曲和設置在襯底100下方的外部連接構件600的故障。
[0174]圖1lA和圖1lB是根據(jù)本發(fā)明構思的另一實施例的半導體封裝件2000b的剖視圖和頂視圖。為了方便描述，將簡要重復或省略以上描述。
[0175]參照圖1IA和圖11B，根據(jù)當前實施例的半導體封裝件2000b可包括兩對鏡式堆疊結構MSl和MS2a，如圖8的半導體封裝件2000那樣。然而，兩對鏡式堆疊結構MS I和MS2a的堆疊方法以及兩對鏡式堆疊結構MSl和MS2a與襯底100之間的連接關系可與圖8的半導體封裝件2000的不同。
[0176]例如，在圖8的半導體封裝件2000的結構中，底部的第一鏡式堆疊結構MSl和頂部的第二鏡式堆疊結構MS2可具有相同的堆疊結構，并且可具有連接至第一鏡式堆疊結構MSl的第一線250-1和連接至第二鏡式堆疊結構MS2的第二線250-2這二者都連接至一個襯底焊盤140的結構。換句話說，第一半導體芯片200-1和第三半導體芯片200-2的焊盤、重布線和凸塊的位置可彼此相同，另外，第二半導體芯片300-1和第四半導體芯片300-2的焊盤、重布線和凸塊的位置可彼此相同。
[0177]然而，在根據(jù)當前實施例的半導體封裝件2000b中，第一鏡式堆疊結構MSl和頂部的第二鏡式堆疊結構MS2a可按照90°或270°的失配結構進行堆疊。因此，類似于圖1的半導體封裝件1000，第一鏡式堆疊結構MSl可通過第一導線250-1連接至第一襯底焊盤140-1。然而，由于第二鏡式堆疊結構MS2a基于第一鏡式堆疊結構MSl旋轉了 90°或270°，因此接合焊盤(未示出)可沿著第一方向(X方向)設置在第二方向(y方向)上的頂邊緣部分和底邊緣部分上。另外，第二襯底焊盤140-2可沿著第一方向在襯底100的頂邊緣部分和底邊緣部分設置在襯底100上。因此，用于將接合焊盤和第二襯底焊盤140-2連接的第二導線250-2a可沿著第一方向設置在襯底100的頂邊緣部分和底邊緣部分上。
[0178]當?shù)谝荤R式堆疊結構MSl和第二鏡式堆疊結構MS2a通過利用不同的通道輸入/輸出數(shù)據(jù)時，根據(jù)當前實施例的半導體封裝件2000b的結構可以是有利的。例如，如果對應于兩個通道的襯底焊盤僅設置在襯底100的兩個邊緣部分上，則不能充分確保用于襯底焊盤的布置區(qū)域。另外，當考慮到應力緩沖層400設置在襯底100的兩個邊緣部分時，會更難以確保用于對應于兩個通道的襯底焊盤的空間。然而，在根據(jù)當前實施例的半導體封裝件2000b中，可通過在襯底100的四側邊緣部分形成襯底焊盤來充分確保用于對應于兩個通道的襯底焊盤的布置區(qū)域。
[0179]圖1lA示出了在根據(jù)當前實施例的半導體封裝件2000b中第一鏡式堆疊結構MSl和第二鏡式堆疊結構MS2a在第一方向(X方