電子器件、半導(dǎo)體封裝件及其制造方法
【專利說明】電子器件、半導(dǎo)體封裝件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年I月15日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請N0.10-2014-0005205的優(yōu)先權(quán)，該申請的公開以引用方式全文并入本文中。
技術(shù)領(lǐng)域
[0003]公開的實施例涉及一種半導(dǎo)體封裝件，更具體地說，涉及一種能夠減輕其上安裝有半導(dǎo)體芯片的襯底的應(yīng)力的半導(dǎo)體封裝件及其制造方法。
【背景技術(shù)】
[0004]通常，通過在晶圓上執(zhí)行多個半導(dǎo)體工藝來形成多個半導(dǎo)體芯片。然后，通過在晶圓上執(zhí)行封裝工藝以便將多個半導(dǎo)體芯片中的每一個安裝在印刷電路板(PCB)上來形成半導(dǎo)體封裝件。半導(dǎo)體封裝件可包括半導(dǎo)體芯片、其上安裝有半導(dǎo)體芯片的PCB、用于將半導(dǎo)體芯片和PCB電連接的接合線或凸塊以及用于密封半導(dǎo)體芯片的密封構(gòu)件?？赏ㄟ^經(jīng)設(shè)置在PCB下方的焊料球?qū)⒍鄠€半導(dǎo)體封裝件安裝在模塊襯底上來形成存儲器模塊。在形成半導(dǎo)體封裝件或存儲器模塊(其中一個或多個芯片安裝在襯底和/或PCB上)的工藝過程中，例如，在封裝件或模塊的特定元件的重復(fù)加熱和冷卻過程中，某些連接會分離、變?nèi)?、開裂等。結(jié)果，對這種不足的防止是理想的。

【發(fā)明內(nèi)容】

[0005]公開的實施例提供了一種諸如具有高可靠性和良好性能的半導(dǎo)體封裝件的電子器件，例如，通過減輕由于襯底與密封構(gòu)件和/或半導(dǎo)體芯片之間的熱膨脹系數(shù)(CTE)差所導(dǎo)致的將被施加至其上安裝有半導(dǎo)體芯片的襯底的應(yīng)力，并且提供了制造該電子器件的方法。
[0006]根據(jù)一個實施例，一種半導(dǎo)體封裝件包括:襯底；第一半導(dǎo)體芯片，其設(shè)置在襯底的第一表面上，第一半導(dǎo)體芯片為設(shè)置在襯底的第一表面上的唯一半導(dǎo)體芯片或者為形成在襯底的第一表面上的最下面的半導(dǎo)體芯片；多個外部連接端子，其設(shè)置在與襯底的第一表面相對的襯底的第二表面上；應(yīng)力緩沖層，其形成在襯底的第一表面上，以與所述多個外部連接端子中的至少一個豎直重疊，其中，應(yīng)力緩沖層形成在襯底的邊緣部分上并且不接觸第一半導(dǎo)體芯片或與第一半導(dǎo)體芯片豎直重疊；以及密封構(gòu)件，其覆蓋第一芯片和應(yīng)力緩沖層。
[0007]應(yīng)力緩沖層的模量可減小根據(jù)襯底與密封構(gòu)件之間的熱膨脹系數(shù)(CTE)的差的應(yīng)力和/或應(yīng)變。
[0008]在一個實施例中，應(yīng)力緩沖層的模量低于襯底的模量。
[0009]在一個實施例中，應(yīng)力緩沖層的模量低于襯底、第一半導(dǎo)體芯片和密封構(gòu)件中的每一個的模量。
[0010]在一個實施例中，應(yīng)力緩沖層形成在襯底的第一表面的設(shè)置有第一半導(dǎo)體芯片的部分以外的部分上。
[0011]在特定的實施例中，應(yīng)力緩沖層包括在襯底的相對端部上的至少兩個緩沖結(jié)構(gòu)，每個緩沖結(jié)構(gòu)沿著襯底的邊緣部分縱向延伸并且從襯底的邊緣內(nèi)部橫向延伸至襯底的邊緣。
[0012]應(yīng)力緩沖層可按照基于第一半導(dǎo)體芯片對稱的形式形成在襯底的第一表面上。
[0013]在一個實施例中，應(yīng)力緩沖層在第一半導(dǎo)體芯片的兩個面對側(cè)或四側(cè)形成在襯底的第一表面上。
[0014]在一個實施例中，應(yīng)力緩沖層從密封構(gòu)件的側(cè)表面暴露出來。
[0015]在特定的實施例中，第二半導(dǎo)體芯片可堆疊在第一半導(dǎo)體芯片上。第一半導(dǎo)體芯片可設(shè)置在襯底上，其無源表面面對襯底的第一表面，并且第一半導(dǎo)體芯片可通過多條導(dǎo)線電連接至襯底。在示例實施例中，第二半導(dǎo)體芯片通過凸塊堆疊在第一半導(dǎo)體芯片上，其有源表面面對第一半導(dǎo)體芯片的有源表面，并且第二半導(dǎo)體芯片通過凸塊、第一半導(dǎo)體芯片的重布線(rewiring)和導(dǎo)線電連接至襯底。
[0016]在特定的實施例中，第一半導(dǎo)體芯片是半導(dǎo)體芯片堆疊件的一部分，該半導(dǎo)體芯片堆疊件至少包括堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，并且半導(dǎo)體芯片堆疊件的最靠近襯底的半導(dǎo)體芯片通過多個凸塊連接至襯底，并且半導(dǎo)體芯片堆疊件的其余半導(dǎo)體芯片通過多個襯底通孔電連接至襯底。
[0017]根據(jù)其它示例實施例，一種電子器件包括:封裝襯底；第一半導(dǎo)體芯片，其設(shè)置在封裝襯底的第一表面上，第一半導(dǎo)體芯片為設(shè)置在封裝襯底的第一表面上的唯一半導(dǎo)體芯片或者為形成在封裝襯底的第一表面上的最下面的半導(dǎo)體芯片；多個外部連接端子，其設(shè)置在與封裝襯底的第一表面相對的封裝襯底的第二表面上；封蓋層，其覆蓋第一半導(dǎo)體芯片并且覆蓋襯底的第一表面；第一緩沖結(jié)構(gòu)，其在襯底的第一邊緣部分形成在襯底的第一表面與封蓋層之間，第一緩沖結(jié)構(gòu)與第一半導(dǎo)體芯片的第一側(cè)間隔預(yù)定距離；以及第二緩沖結(jié)構(gòu)，其在襯底的第二邊緣部分形成在襯底的第一表面與封蓋構(gòu)件之間，第二邊緣部分與第一邊緣部分相對，并且第二緩沖結(jié)構(gòu)與第一半導(dǎo)體芯片的第二側(cè)間隔預(yù)定距離。第一緩沖結(jié)構(gòu)和第二緩沖結(jié)構(gòu)中的每一個的模量可小于封裝襯底的模量并且小于封蓋層的模量。
[0018]在特定的實施例中，第一緩沖結(jié)構(gòu)和第二緩沖結(jié)構(gòu)中的每一個覆蓋所述多個外部連接端子中對應(yīng)的一組外部連接端子。
[0019]在一個實施例中，第一緩沖結(jié)構(gòu)和第二緩沖結(jié)構(gòu)是應(yīng)力緩沖層的一部分，并且應(yīng)力緩沖層的模量當(dāng)封裝襯底收縮或膨脹時減小來自封蓋層的應(yīng)力或應(yīng)變影響。
[0020]在一個實施例中，第一緩沖結(jié)構(gòu)和第二緩沖結(jié)構(gòu)中的每一個的模量比封裝襯底和封蓋層中的每一個的模量小5%。
[0021 ] 電子器件還可包括將封裝襯底安裝在其上的模塊襯底。
[0022]根據(jù)另一實施例，一種半導(dǎo)體器件包括:襯底；襯底的底表面上的多個外部連接端子；半導(dǎo)體芯片堆疊件，其設(shè)置在襯底的頂表面上，半導(dǎo)體芯片堆疊件包括最下面的半導(dǎo)體芯片以及一個或多個另外的半導(dǎo)體芯片；封蓋層，其設(shè)置在襯底的頂表面上；以及邊緣界面層，其在最下面的半導(dǎo)體芯片的外邊界以外的位置形成在封蓋層與襯底的頂表面之間的界面處，并且與最下面的半導(dǎo)體芯片間隔開。邊緣界面層可由這樣的材料形成，即，當(dāng)襯底收縮或膨脹時該材料減小來自封蓋層的應(yīng)力或應(yīng)變對襯底的影響。
[0023]在一個實施例中，邊緣界面層的模量低于襯底、半導(dǎo)體芯片和封蓋層中的每一個的模量，并且邊緣界面層形成在襯底的頂表面上的邊緣部分，并且至少覆蓋所述多個外部連接端子的多個最外側(cè)外部連接端子。
[0024]襯底可為封裝襯底，并且邊緣界面層可延伸至封裝襯底的至少一個邊緣，使得封裝襯底的側(cè)表面和邊緣界面層的側(cè)表面實質(zhì)上共面。
[0025]在一個實施例中，邊緣界面層形成在襯底的兩個相對側(cè)或襯底的四側(cè)。
【附圖說明】
[0026]通過以下結(jié)合附圖的詳細(xì)描述，將更加清楚地理解本發(fā)明構(gòu)思的示例實施例，其中:
[0027]圖1是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的剖視圖；
[0028]圖2A至圖2E是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的頂視圖；
[0029]圖3是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0030]圖4是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0031]圖5A和圖5B是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的剖視圖和頂視圖；
[0032]圖6是示出根據(jù)本發(fā)明構(gòu)思的一個實施例的圖1的半導(dǎo)體封裝件中的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的電連接關(guān)系的電路圖；
[0033]圖7A和圖7B是根據(jù)本發(fā)明構(gòu)思的一個實施例示出基于圖6的電路的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的焊盤和凸塊的電連接關(guān)系的頂視圖；
[0034]圖8是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0035]圖9是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0036]圖10是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0037]圖1lA和圖1lB是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖和頂視圖；
[0038]圖12是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0039]圖13是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0040]圖14是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0041]圖15是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0042]圖16是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0043]圖17A和圖17B是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖和頂視圖；
[0044]圖18A和圖18B是存儲器模塊的頂視圖和底視圖，圖18C是沿著圖18A的線II1-1II’截取的剖視圖；
[0045]圖19A至圖19F是根據(jù)本發(fā)明構(gòu)思的實施例的用于描述制造半導(dǎo)體封裝件的方法的剖視圖；
[0046]圖20是包括根據(jù)本發(fā)明構(gòu)思的一個或多個實施例的半導(dǎo)體封裝件的存儲卡的框圖；
[0047]圖21是包括根據(jù)本發(fā)明構(gòu)思的一個或多個實施例的半導(dǎo)體封裝件的示例性電子系統(tǒng)的框圖；以及
[0048]圖22是應(yīng)用了根據(jù)本發(fā)明構(gòu)思的一個或多個實施例的半導(dǎo)體封裝件的示例性電子裝置的透視圖。
【具體實施方式】
[0049]現(xiàn)在，將參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例實施例。
[0050]提供所述實施例以向本領(lǐng)域普通技術(shù)人員更加完全地描述本發(fā)明構(gòu)思。然而，所述實施例可按照許多不同的形式實現(xiàn)并且不應(yīng)理解為限于本文闡述的實施例。
[0051]在以下描述中，當(dāng)描述某一組件連接至另一組件時，該某一組件可直接連接至另一組件，或者在它們之間可插入第三組件。類似地，當(dāng)描述某一組件在另一組件上方時，該某一組件可直接在另一組件上方，或者在它們之間可插入第三組件。諸如“在……之間”、“在……上”或“鄰近于”的其它術(shù)語遵照相同的解釋。然而，如果兩個組件被描述為彼此“接觸”或被描述為“直接彼此連接”、“直接在上方”等，除非上下文清楚地另有說明，否則這些術(shù)語指示不存在中間組件。
[0052]應(yīng)該理解，雖然本文中可使用術(shù)語例如第一、第二等來描述各個元件，但是這些元件不應(yīng)被這些術(shù)語限制。除非另有說明，否則這些術(shù)語僅用于將一個元件與另一元件區(qū)分開。例如，在不脫離本公開的教導(dǎo)的情況下，第一芯片可被稱作第二芯片，并且類似地，第二芯片可被稱作第一芯片。
[0053]將參照作為理想示意圖的平面圖和/或剖視圖描述本文描述的實施例。因此，所述示意圖會根據(jù)制造技術(shù)和/或公差而發(fā)生改變。因此，公開的實施例不限于示圖中示出的那些，而是包括基于制造工藝形成的構(gòu)造的改變。因此，圖中例示的區(qū)域具有示意性特性，并且圖中示出的區(qū)域的形狀例示了元件的區(qū)的特定形狀，并且所述特定特性和形狀不限制本發(fā)明的各方面。
[0054]為了方便描述，本文中可使用諸如“在……下方”、“在……之下”、“下部”、“在……之上”、“上部”等的空間相對術(shù)語，以描述附圖中所示的一個元件或特征與另一元件或特征的關(guān)系。應(yīng)該理解，空間相對術(shù)語旨在涵蓋使用或操作中的裝置的除圖中所示的取向之外的不同取向。例如，如果圖中的裝置顛倒，則被描述為“在其它元件之下”或“在其它元件下方”的元件將因此被取向為“在其它元件或特征之上”。因此，術(shù)語“在……之下”可涵蓋“在……之上”和“在……之下”這兩種取向。裝置可按照其它方式取向(旋轉(zhuǎn)90度或位于其它取向)，并且將相應(yīng)地解釋本文所用的空間相對描述詞。
[0055]除非上下文中另有說明，否則本文所用的諸如“相同”、“等同”、“平坦的”或“共面的”等術(shù)語當(dāng)涉及取向、布局、位置、形狀、尺寸、量或其它量度時，并不一定意指精確相同的取向、布局、位置、形狀、尺寸、量或其它量度，而是旨在涵蓋在例如由于制造工藝導(dǎo)致的可接受的變化范圍內(nèi)的近似相同的取向、布局、位置、形狀、尺寸、量或其它量度。本文中可使用術(shù)語“實質(zhì)上”來反映這種含義。
[0056]在附圖中，為了使描述方便和清楚，夸大了組件的結(jié)構(gòu)或尺寸，并且省略與描述無關(guān)的部分。相同的附圖標(biāo)記在附圖中指示相同的元件。
[0057]除非進行了不同的限定，否則本文中使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本領(lǐng)域普通技術(shù)人員通常理解的含義相同的含義。應(yīng)該理解，除非在本申請中清楚地這樣定義，否則在通用詞典中定義的通用術(shù)語具有與它們在相關(guān)技術(shù)的上下文中的含義一致的含義，而不應(yīng)該按照理想化地或過于形式化的含義理解這些術(shù)語。本申請中使用的專用術(shù)語僅用于描述特定實施例，并且不以任何方式旨在限制本發(fā)明構(gòu)思。
[0058]如本文所用，術(shù)語“和/或”包括相關(guān)所列項之一或多個的任何和所有組合。如本文所用，除非上下文清楚地另有說明，否則單數(shù)形式“一”、“一個”和“該”也旨在包括復(fù)數(shù)形式。當(dāng)諸如“……中的至少一個”的表達出現(xiàn)于一列元件之后時，其修飾整列元件而不修飾列中的單獨的元件。
[0059]圖1是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件1000的剖視圖，并且可對應(yīng)于沿著圖2A的線1-1 ’剖切的部分。
[0060]參照圖1，根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件1000可包括襯底100、第一半導(dǎo)體芯片200、第二半導(dǎo)體芯片300、應(yīng)力緩沖層400、密封構(gòu)件500 (本文中還稱作封蓋層或模制層)和外部連接構(gòu)件600。
[0061]襯底100是支承襯底，在其上部上安裝有第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片300，并且可包括主體層110、下保護層120和上保護層130。可基于印刷電路板(PCB)、陶瓷襯底、玻璃襯底、中間層襯底等形成襯底100。根據(jù)環(huán)境，可由有源晶圓形成襯底100。有源晶圓是其上形成有半導(dǎo)體芯片的諸如硅晶圓的晶圓。
[0062]在根據(jù)當(dāng)前實施例的半導(dǎo)體封裝件1000中，襯底100可為PCB，例如，模制底部填充(MUF) PCB。當(dāng)然，襯底100不限于MUF PCB。這里，MUF工藝是一種通過一次成型工藝來密封半導(dǎo)體芯片的邊緣部分以及半導(dǎo)體芯片與PCB之間的間隔部分或者各半導(dǎo)體芯片之間的間隔部分的工藝。在MUF工藝中使用的PCB被稱作MUF PCB。布線(未示出)形成在襯底100上并且可通過引線接合或倒裝芯片接合電連接至第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片300的電路(例如，集成電路)?？商鎿Q地，可使用襯底通孔以將第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片300的電路電連接至襯底100。另外，外部連接構(gòu)件600可設(shè)置在襯底100的一個表面上，該表面與其上安裝有第一半導(dǎo)體芯片200和第二半導(dǎo)體芯片300的另一表面相對。襯底100可通過外部連接構(gòu)件600安裝在模塊襯底或系統(tǒng)插板上。注意，雖然本文描述了示例性外部連接構(gòu)件600，但是如圖所示，通常將使用多個外部連接構(gòu)件600。
[0063]多層或單層布線圖案(未示出)可形成在主體層110內(nèi)，并且外部連接構(gòu)件600和襯底焊盤140可通過布線圖案彼此電連接。下保護層120和上保護層130用于保護主體層110，并且可由例如阻焊劑(SR)形成。另外，諸如襯底焊盤140、外部連接構(gòu)件600等的不同的導(dǎo)電連接器在本文中可被稱作端子或?qū)щ姸俗?例如，襯底端子140、外部連接端子600 等)。
[0064]當(dāng)襯底100是PCB時，可例如通過以下步驟實現(xiàn)主體層110:將酚醛樹脂或環(huán)氧(或FR-4)樹脂等壓縮至預(yù)定薄的厚度；在壓縮的樹脂的兩個表面上沉積諸如銅箔之類的導(dǎo)電膜；以及通過對銅箔進行圖案化來形成作為電信號的傳遞路徑的布線圖案。另外，形成在主體層110的上表面和下表面上的布線圖案可通過穿過主體層110的過孔接觸件(未示出)彼此電連接，并且可通過在主體層110的除端子連接部分(例如，襯底焊盤140和外部下焊盤620)以外的整個上表面和下表面上涂布阻焊劑層來實現(xiàn)下保護層120和上保護層130。
[0065]PCB可被分為僅在其一個表面上具有布線的單層PCB和在其兩個表面上具有布線的雙層PCB?？赏ㄟ^利用稱作預(yù)浸料坯(pr印reg)的絕緣體將銅箔形成為三層或更多層，并且可根據(jù)形成的銅箔層的數(shù)量通過形成三層或更多布線層來實現(xiàn)多層布線PCB。當(dāng)然，在根據(jù)當(dāng)前實施例的半導(dǎo)體封裝件1000中，襯底100不限于上述結(jié)構(gòu)或材料。
[0066]在一個實施例中，第一半導(dǎo)體芯片200可包括有源表面ACT和無源表面NACT，并且可通過將無源表面NACT經(jīng)粘合劑構(gòu)件270附著并固定至襯底100來將第一半導(dǎo)體芯片200堆疊在襯底100上。粘合劑構(gòu)件270可包括例如由非導(dǎo)電膜(NCF)、各向異性導(dǎo)電膜(ACF)、紫外線(UV)膜、瞬時粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑、非導(dǎo)電漿料(NCP)等形成的層。在一個實施例中，粘合劑構(gòu)件270可為晶片附著膜(DAF)。當(dāng)然，粘合劑構(gòu)件270不限于上述材料和結(jié)構(gòu)。
[0067]第一半導(dǎo)體芯片200可包括主體部分(未不出，參照圖15的211)、布線部分(未示出，參照圖15的212)、保護層(未示出)等。可基于有源晶圓形成第一半導(dǎo)體芯片200。
[0068]當(dāng)基于有源晶圓形成第一半導(dǎo)體芯片200時，主體部分可包括半導(dǎo)體襯底(未示出)、集成電路層(未示出)、層間絕緣層(未示出)等。設(shè)置在主體部分上的布線部分可包括金屬間絕緣層(未示出)和金屬間絕緣層中的多層布線層(未示出)。
[0069]用于主體部分的半導(dǎo)體襯底可包括諸如(例如)硅晶圓的IV族材料晶圓或II1- V族化合物晶圓。就形成方法而言，可由諸如硅單晶晶圓的單晶晶圓形成半導(dǎo)體襯底。然而，半導(dǎo)體襯底不限于單晶晶圓，而是可針對半導(dǎo)體襯底使用各種晶圓，諸如外延晶圓、拋光晶圓、退火晶圓、絕緣體上硅(SOI)晶圓等。外延晶圓是一種通過在單晶硅襯底上生長結(jié)晶材料獲得的晶圓。
[0070]雖然圖1中未示出，但是可在有源表面ACT的布線部分上形成保護層。保護層可用于保護第一半導(dǎo)體芯片200免于外部物理和化學(xué)損傷。保護層