分都將可以進(jìn)行處理?？梢酝ㄟ^(guò)布線(xiàn)、融化、機(jī)械力、蝕刻和/或其他工藝從載體襯底120去除組合層110。
[0042]然后，可以在組合層110的一側(cè)或兩側(cè)上涂層、曝光和顯影光刻膠層。例如，可以在組合層110的第一側(cè)112上形成光刻膠部分210，且光刻膠層220可以基本覆蓋組合層110的第二側(cè)114?？梢詫?dǎo)電柱150分散在第一子集和第二子集之間。在圖3中，第一子集包括導(dǎo)電柱152，且第二子集包括導(dǎo)電柱154。第一子集將包括圖3中描繪的兩個(gè)以上的導(dǎo)電柱152，且第二子集將包括圖3中描繪的一個(gè)以上的導(dǎo)電柱154。
[0043]組合層110的第一側(cè)112的光刻膠部分210形成在第一子集的每個(gè)導(dǎo)電柱152上方，然而，第二子集的導(dǎo)電柱154和組合層110的第一側(cè)112上的剩余表面部件可以保留暴露于隨后的光刻工藝。光刻膠部分210和層220可以包括化學(xué)增強(qiáng)的光刻膠或非化學(xué)增強(qiáng)的光刻膠，且可以是正性或負(fù)性的。光刻膠部分210或?qū)?20的處理可以包括沉積工藝，沉積工藝包括，例如，尤其是層壓干膜型光刻膠、旋涂、浸涂、刷涂和/或噴墨分配(ink-jetdispensing)。可以實(shí)施后沉積烘烤布置以去除溶劑和/或其他不想要的成分，諸如在約40°C到約200°C的范圍內(nèi)，烘烤時(shí)間可在約10秒到約10分的范圍內(nèi)。
[0044]圖4是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖3中示出的裝置100在隨后的階段中的截面圖，其中，在蝕刻工藝期間，將位于第一子集的導(dǎo)電柱152上方的光刻膠部分210用作掩模。使用蝕刻工藝去除沒(méi)有由光刻膠層210和層220保護(hù)的最外面的金屬化層140的部分。這樣，在組合層110的第一側(cè)112上，去除最外面的金屬化層140直到最外面的介電層130。然而，第二子集的導(dǎo)電柱154上方的最外面的金屬化層140的蝕刻將持續(xù)足夠的時(shí)間，以便對(duì)最外面的介電層130的外表面中的導(dǎo)電柱154的暴露面156進(jìn)行開(kāi)槽。這樣，導(dǎo)電柱154的第二子集的暴露面156形成了凹進(jìn)的跡線(xiàn)的部分，而導(dǎo)電柱152的第一子集的每個(gè)的掩模部分形成了凸塊焊盤(pán)230。位于開(kāi)槽的跡線(xiàn)上方和包圍介電層130的表面的下方的凹槽的深度可以小于7微米(諸如約4微米)，盡管其他深度也可以在本發(fā)明的范圍內(nèi)。
[0045]圖5是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖4中示出的裝置100在隨后的階段中的截面圖，其中，已經(jīng)通過(guò)傳統(tǒng)的方式將光刻膠部分210和光刻膠層220去除，且形成了阻焊部分410。阻焊部分410可以包括耐熱涂層材料，且可以有助于保護(hù)下面的層。
[0046]其他形成凸塊焊盤(pán)230和凹進(jìn)的跡線(xiàn)156的方法也在本發(fā)明的范圍內(nèi)。在圖6至圖8中描繪了一種這樣的實(shí)例。圖6是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖2中示出的裝置100在隨后的制造階段中的截面圖。如上所述，已經(jīng)從載體襯底120將組合層110去除。然后，可以在組合層110的一側(cè)或兩側(cè)上涂層、曝光和顯影光刻膠層。例如，可以在組合層110的第一側(cè)112上形成光刻膠部分510,且光刻膠層520可以基本覆蓋組合層110的第二側(cè)114。組合層110的第一側(cè)112上的光刻膠部分510可以基本覆蓋全部的第一側(cè)112，包括第二子集的每個(gè)導(dǎo)電柱154的上方，除了第一子集的導(dǎo)電柱152的上方，將第一子集的導(dǎo)電柱152剩余暴露于隨后的工藝。
[0047]圖7是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖6中示出的裝置100在隨后的制造階段中的截面圖，其中，在金屬化工藝期間將光刻膠部分510用作掩模。使用金屬化工藝將金屬增加到第一子集的暴露的導(dǎo)電柱152。通過(guò)金屬化工藝增加的材料可以包括銅、鈦、鋁、鎳、金、合金和/或它們的組合的一種或多種，和/或其他材料。可以通過(guò)電鍍、化學(xué)鍍、CVD、夕卜延生長(zhǎng)和/或其他工藝實(shí)施金屬化，且可以將材料增加到導(dǎo)電柱152使厚度在約5微米到約50微米的范圍內(nèi)，盡管其他厚度也在本發(fā)明的范圍內(nèi)。
[0048]圖8是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖7中示出的裝置100在隨后的制造階段中的截面圖，其中，已將光刻膠部分510和光刻膠層520去除。圖8也反映了對(duì)第一子集的導(dǎo)電柱152、第二子集的導(dǎo)電柱154和最外面的金屬化層140具有選擇性的蝕刻工藝的結(jié)果。例如，將最外面的金屬化層140去除，直到最外面的介電層130，包括將最外面的介電層130的外表面中的導(dǎo)電柱154的第二子集的暴露面156開(kāi)槽到足夠的程度。如上所述，導(dǎo)電柱154的第二子集的暴露面156形成了凹進(jìn)的跡線(xiàn)的部分，而導(dǎo)電柱152的第一子集的每個(gè)突出部分形成了凸塊焊盤(pán)230。在這個(gè)工藝期間，也回蝕刻導(dǎo)電柱(突出柱)的頂部。因此，應(yīng)該調(diào)整增加金屬化(圖7中所示)的工藝步驟，以確保突出柱剩余足夠的高度(甚至在這個(gè)隨后的蝕刻步驟之后)。額外的工藝可以確保，諸如形成焊料光刻膠部分和/或另外到達(dá)圖5中示出的實(shí)施例。
[0049]圖9是圖5中示出的裝置100的截面圖，其中，已經(jīng)將測(cè)試探針810引入接觸第一子集的導(dǎo)電柱152的凸塊焊盤(pán)230的一個(gè)。測(cè)試探針810的尖端直徑為D，直徑D基本大于柱間距P。例如，柱間距P可以為約40微米(如果不再變小的話(huà))，且測(cè)試探針810的尖端直徑D可以為約30微米(如果不再明顯增大的話(huà))。然而，因?yàn)榈诙蛹膶?dǎo)電柱154是凹進(jìn)的，所以導(dǎo)電柱154與第一子集的導(dǎo)電柱152由于測(cè)試探針810未對(duì)準(zhǔn)而不會(huì)短路。
[0050]圖10是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的裝置900的至少一部分的截面圖。裝置900包括圖5中示出的裝置100、管芯910、以及多個(gè)連接在集成電路芯片和相應(yīng)的凸塊焊盤(pán)中的一個(gè)凸塊焊盤(pán)之間的導(dǎo)電凸塊920。管芯910可以是或包括一個(gè)或多個(gè)集成電路芯片、封裝件等。導(dǎo)電凸塊920可以包括焊料、金、導(dǎo)電膠和/或其他導(dǎo)電材料。管芯910可以包括配置為在由導(dǎo)電凸塊920連接之前與凸塊焊盤(pán)230對(duì)準(zhǔn)的焊盤(pán)915。
[0051]上面概述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改其他用于執(zhí)行與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員還應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
[0052]在本發(fā)明的結(jié)尾提供摘要以符合37C.F.R.§ 1.72(b)從而允許讀者快速確定本發(fā)明技術(shù)的性質(zhì)。提交本發(fā)明將應(yīng)該理解其不用于解釋或限制權(quán)利要求的范圍或含義。
[0053]雖然根據(jù)示出的實(shí)施例介紹本發(fā)明，但是，本說(shuō)明并不構(gòu)成限制意義。參考本說(shuō)明，示出實(shí)施例的不同修改和組合以及本發(fā)明的其他實(shí)施例對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見(jiàn)的。因此，所附權(quán)利要求包括任何這樣的修改或?qū)嵤├?br>【主權(quán)項(xiàng)】
1.一種裝置，包括: 襯底； 多個(gè)導(dǎo)電跡線(xiàn)，設(shè)置在所述襯底的側(cè)上； 多個(gè)導(dǎo)電元件，所述導(dǎo)電元件的每個(gè)都從所述導(dǎo)電跡線(xiàn)的相應(yīng)的一個(gè)跡線(xiàn)延伸到所述襯底中；以及 多個(gè)凸塊焊盤(pán)，所述凸塊焊盤(pán)的每個(gè)突出于所述導(dǎo)電跡線(xiàn)的第一子集的一個(gè)，其中，將所述導(dǎo)電跡線(xiàn)的第二子集在所述襯底的所述側(cè)內(nèi)開(kāi)槽。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述側(cè)是第一側(cè)，且所述多個(gè)導(dǎo)電元件是導(dǎo)電柱，所述導(dǎo)電柱延伸到設(shè)置在所述襯底的第二側(cè)上的相應(yīng)導(dǎo)電部件。
3.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)導(dǎo)電跡線(xiàn)彼此橫向偏移最小的跡線(xiàn)間距，所述多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，所述最小的凸塊焊盤(pán)間距基本上大于所述最小的跡線(xiàn)間距。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)導(dǎo)電跡線(xiàn)彼此橫向偏移最小的跡線(xiàn)間距，所述多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，所述最小的凸塊焊盤(pán)間距是所述最小的跡線(xiàn)間距的至少約兩倍。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)導(dǎo)電跡線(xiàn)彼此橫向偏移最小的跡線(xiàn)間距，所述最小的跡線(xiàn)間距小于約50微米，且所述多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，所述最小的凸塊焊盤(pán)間距是所述最小的跡線(xiàn)間距的約兩倍。
6.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括: 集成電路芯片；以及 多個(gè)導(dǎo)電凸塊，連接在所述集成電路芯片和所述凸塊焊盤(pán)的相應(yīng)焊盤(pán)之間。
7.根據(jù)權(quán)利要求6所述的裝置，其中，所述多個(gè)導(dǎo)電凸塊彼此橫向偏移最小的凸塊間距，所述最小的凸塊間距小于約110微米。
8.一種方法，包括: 從載體分離襯底，所述載體上形成有額外的襯底，其中，所述分離的襯底包括位于所述襯底的頂面上的導(dǎo)電層和多個(gè)導(dǎo)電柱，所述多個(gè)導(dǎo)電柱的每個(gè)都從所述襯底的底面延伸穿過(guò)所述襯底到達(dá)所述導(dǎo)電層；以及 通過(guò)選擇性去除所述導(dǎo)電層，除了從所述導(dǎo)電柱的第一子集的每個(gè)上方去除所述導(dǎo)電層，在所述導(dǎo)電柱的所述第一子集的每個(gè)上方形成凸塊焊盤(pán)。
9.根據(jù)權(quán)利要求8所述的方法，其中，在所述導(dǎo)電柱的所述第一子集的每個(gè)上方形成所述凸塊焊盤(pán)包括: 在所述導(dǎo)電柱的所述第一子集的每個(gè)上方而不是剩余的所述導(dǎo)電柱上方的所述導(dǎo)電層上形成光刻膠掩模；以及 蝕刻以去除所述導(dǎo)電層，除了所述光刻膠掩模下方的所述導(dǎo)電層。
10.一種方法，包括: 提供管芯，所述管芯包括至少一個(gè)集成電路芯片； 提供襯底，所述襯底包括延伸穿過(guò)所述襯底的導(dǎo)電柱的第一子集和第二子集，其中，所述導(dǎo)電柱的所述第一子集的每個(gè)都包括突出于所述襯底的表面的突出焊盤(pán)，且所述導(dǎo)電柱的所述第二子集的每個(gè)都部分形成了凹進(jìn)所述襯底的表面的跡線(xiàn)；以及 通過(guò)多個(gè)導(dǎo)電凸塊將所述管芯連接到所述襯底，所述多個(gè)導(dǎo)電凸塊的每個(gè)都延伸到所述凸塊焊盤(pán)的一個(gè)焊盤(pán)和所述管芯之間。
【專(zhuān)利摘要】本發(fā)明提供了一種管芯和一種襯底。該管芯包括至少一個(gè)集成電路芯片，且該襯底包括至少部分延伸穿過(guò)該襯底的導(dǎo)電柱的第一子集和第二子集。導(dǎo)電柱的第一子集的每個(gè)都包括突出于襯底的表面的凸塊焊盤(pán)，且導(dǎo)電柱的第二子集的每個(gè)都部分形成凹進(jìn)襯底的表面中的跡線(xiàn)。通過(guò)多個(gè)導(dǎo)電凸塊將管芯連接到襯底，多個(gè)導(dǎo)電凸塊的每個(gè)都延伸到凸塊焊盤(pán)的一個(gè)焊盤(pán)和管芯之間。
【IPC分類(lèi)】H01L23-488, H01L21-60
【公開(kāi)號(hào)】CN104766850
【申請(qǐng)?zhí)枴緾N201410437081
【發(fā)明人】梁裕民, 吳俊毅
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司
【公開(kāi)日】2015年7月8日
【申請(qǐng)日】2014年8月29日
【公告號(hào)】DE102014119203A1, US20150194404