用于跡線上接合工藝的凸塊焊盤(pán)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及用于跡線上接合工藝的凸塊焊盤(pán)。
【背景技術(shù)】
[0002]在跡線上接合(BoT)工藝中，將單一的集成電路(IC)芯片翻轉(zhuǎn)且連接到形成在另一個(gè)襯底上的跡線的接合焊盤(pán)部分。跡線的子集(也稱為skin lines)包括諸如為了扇出的目的延伸到接合焊盤(pán)部分之間的跡線。這樣，跡線間距小于接合焊盤(pán)間距。然而，這將導(dǎo)致焊接接縫(solder bonds)無(wú)意間與鄰近的跡線橋接,且由于跡線間距降到普通測(cè)試探針的直徑以下，使探針測(cè)試過(guò)于富有挑戰(zhàn)性。

【發(fā)明內(nèi)容】

[0003]為解決上述問(wèn)題，本發(fā)明提供了一種裝置，包括:襯底；多個(gè)導(dǎo)電跡線，設(shè)置在襯底的側(cè)上；多個(gè)導(dǎo)電元件，導(dǎo)電元件的每個(gè)都從導(dǎo)電跡線的相應(yīng)的一個(gè)跡線延伸到襯底中；以及多個(gè)凸塊焊盤(pán)，凸塊焊盤(pán)的每個(gè)突出于導(dǎo)電跡線的第一子集的一個(gè)，其中，將導(dǎo)電跡線的第二子集在襯底的側(cè)內(nèi)開(kāi)槽。
[0004]其中，側(cè)是第一側(cè)，且多個(gè)導(dǎo)電元件是導(dǎo)電柱，導(dǎo)電柱延伸到設(shè)置在襯底的第二側(cè)上的相應(yīng)導(dǎo)電部件。
[0005]其中，多個(gè)導(dǎo)電跡線彼此橫向偏移最小的跡線間距，多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，最小的凸塊焊盤(pán)間距基本上大于最小的跡線間距。
[0006]其中，多個(gè)導(dǎo)電跡線彼此橫向偏移最小的跡線間距，多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，最小的凸塊焊盤(pán)間距是最小的跡線間距的至少約兩倍。
[0007]其中，多個(gè)導(dǎo)電跡線彼此橫向偏移最小的跡線間距，最小的跡線間距小于約50微米，且多個(gè)凸塊焊盤(pán)彼此橫向偏移最小的凸塊焊盤(pán)間距，最小的凸塊焊盤(pán)間距是最小的跡線間距的約兩倍。
[0008]該裝置進(jìn)一步包括:集成電路芯片；以及多個(gè)導(dǎo)電凸塊，連接在集成電路芯片和凸塊焊盤(pán)的相應(yīng)焊盤(pán)之間。
[0009]其中，多個(gè)導(dǎo)電凸塊彼此橫向偏移最小的凸塊間距，最小的凸塊間距小于約110微米。
[0010]此外，還提供了一種方法，包括:從載體分離襯底,載體上形成有額外的襯底,其中，分離的襯底包括位于襯底的頂面上的導(dǎo)電層和多個(gè)導(dǎo)電柱，多個(gè)導(dǎo)電柱的每個(gè)都從襯底的底面延伸穿過(guò)襯底到達(dá)導(dǎo)電層；以及通過(guò)選擇性去除導(dǎo)電層，除了從導(dǎo)電柱的第一子集的每個(gè)上方去除導(dǎo)電層，在導(dǎo)電柱的第一子集的每個(gè)上方形成凸塊焊盤(pán)。
[0011]其中，在導(dǎo)電柱的第一子集的每個(gè)上方形成凸塊焊盤(pán)包括:在導(dǎo)電柱的第一子集的每個(gè)上方而不是剩余的導(dǎo)電柱上方的導(dǎo)電層上形成光刻膠掩模；以及蝕刻以去除導(dǎo)電層，除了光刻膠掩模下方的導(dǎo)電層。
[0012]其中，在導(dǎo)電柱的第一子集的每個(gè)上方而不是剩余的導(dǎo)電柱上方的導(dǎo)電層上形成光刻膠掩模包括在導(dǎo)電柱的第一子集的每個(gè)上方而不是導(dǎo)電層的剩余部分上方的導(dǎo)電層上形成光刻膠掩模。
[0013]其中，在導(dǎo)電柱的第一子集的每個(gè)上方而不是剩余的導(dǎo)電柱上方的導(dǎo)電層上形成光刻膠掩模包括僅在導(dǎo)電柱的第一子集的每個(gè)上方的導(dǎo)電層上形成光刻膠掩模。
[0014]其中，以去除導(dǎo)電層的蝕刻從不是第一子集的部分的導(dǎo)電柱的每個(gè)上方去除導(dǎo)電層的足夠的部分，從而暴露凹進(jìn)到襯底的頂面中的導(dǎo)電面。
[0015]其中，通過(guò)蝕刻減薄的導(dǎo)電層的部分包括導(dǎo)電面。
[0016]其中，導(dǎo)電面是不屬于第一子集的部分的導(dǎo)電柱的相應(yīng)導(dǎo)電柱的導(dǎo)電面。
[0017]其中，在導(dǎo)電柱的第一子集的每個(gè)上方形成凸塊焊盤(pán)包括:在不是第一子集的每個(gè)導(dǎo)電柱上方的導(dǎo)電層上形成光刻膠掩模；將額外的導(dǎo)電材料增加到?jīng)]有被光刻膠掩模覆蓋的導(dǎo)電層的部分；去除光刻膠掩模；以及蝕刻以從不是第一子集的部分的導(dǎo)電柱的每個(gè)上方去除導(dǎo)電層的足夠的部分，以暴露在襯底的頂面內(nèi)開(kāi)槽的導(dǎo)電面。
[0018]其中，通過(guò)蝕刻減薄的導(dǎo)電層的部分包括導(dǎo)電面。
[0019]其中，導(dǎo)電面是不屬于第一子集的部分的導(dǎo)電柱的相應(yīng)導(dǎo)電柱的導(dǎo)電面。
[0020]該方法還包括通過(guò)將與導(dǎo)電柱的第一子集的每個(gè)上方的凸塊焊盤(pán)接觸的焊料凸塊回流焊連接襯底與半導(dǎo)體管芯封裝件。
[0021]該方法還包括使用測(cè)試探針接觸凸塊焊盤(pán)的一個(gè)焊盤(pán)。
[0022]此外，還提供了一種方法，包括:提供管芯，管芯包括至少一個(gè)集成電路芯片；提供襯底，襯底包括延伸穿過(guò)襯底的導(dǎo)電柱的第一子集和第二子集，其中，導(dǎo)電柱的第一子集的每個(gè)都包括突出于襯底的表面的突出焊盤(pán)，且導(dǎo)電柱的第二子集的每個(gè)都部分形成了凹進(jìn)襯底的表面的跡線；以及通過(guò)多個(gè)導(dǎo)電凸塊將管芯連接到襯底，多個(gè)導(dǎo)電凸塊的每個(gè)都延伸到凸塊焊盤(pán)的一個(gè)焊盤(pán)和管芯之間。
【附圖說(shuō)明】
[0023]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，通過(guò)以下詳細(xì)描述可以最佳理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪出且僅用于示出的目的。事實(shí)上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。
[0024]圖1是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的裝置的至少一部分的截面圖。
[0025]圖2是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的在制造的中間階段的裝置的至少一部分的截面圖。
[0026]圖3是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖2中示出的裝置在隨后的制造階段中的截面圖。
[0027]圖4是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖3中示出的裝置在隨后的制造階段中的截面圖。
[0028]圖5是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖4中示出的裝置在隨后的制造階段中的截面圖。
[0029]圖6是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖2中示出的裝置在隨后的制造階段中的截面圖。
[0030]圖7是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖6中示出的裝置在隨后的制造階段中的截面圖。
[0031]圖8是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖7中示出的裝置在隨后的制造階段中的截面圖。
[0032]圖9是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖5中示出的裝置在隨后的制造階段中的截面圖。
[0033]圖10是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖5中示出的裝置在隨后的制造階段中的截面圖。
【具體實(shí)施方式】
[0034]應(yīng)該理解，本發(fā)明的以下內(nèi)容提供了許多用于實(shí)施不同實(shí)施例的不同特征的不同實(shí)施例或?qū)嵗?。以下描述組件和配置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這僅僅是實(shí)例，并不用于限制本發(fā)明。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。該重復(fù)是為了簡(jiǎn)明和清楚，而且其本身沒(méi)有指定所述各種實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。而且，在以下描述中，第一部件形成在第二部件上方或者上可以包括第一部件和第二部件直接接觸的實(shí)施例，還可以包括在第一部件和第二部件之間形成有額外的部件，從而使得第一部件和第二部件不直接接觸的實(shí)施例。
[0035]圖1是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的在制造的中間階段中裝置10的至少一部分的截面圖。裝置10包括襯底12和設(shè)置在襯底的側(cè)16上的多個(gè)導(dǎo)電跡線14。導(dǎo)電部件18可以從導(dǎo)電跡線14的相應(yīng)跡線延伸到襯底12中。凸塊焊盤(pán)20的每個(gè)都從導(dǎo)電跡線14的第一子集中的一個(gè)跡線突出。將位于襯底12的側(cè)16中的導(dǎo)電跡線14的第二子集中的每個(gè)跡線開(kāi)槽。裝置10還可以包括集成電路芯片22和多個(gè)連接到集成電路芯片和凸塊焊盤(pán)20的相應(yīng)焊盤(pán)之間的導(dǎo)電凸塊24。
[0036]圖2是圖1中示出的裝置10的實(shí)現(xiàn)的截面圖，本文用參考標(biāo)號(hào)100指定。根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例的，在圖2中將裝置100描繪為處于制造的中間階段。裝置100包括位于載體襯底120的相對(duì)兩側(cè)上的組合層110。載體襯底120可以包括無(wú)核襯底，諸如可以包括形成在絕緣層124的一側(cè)或相對(duì)兩側(cè)上的一層或多層金屬層122。絕緣層124和/或載體襯底120可以包括單面的或雙面的覆銅板(CCL)，半固化材料或ajinomoto增層膜(ABF)，紙，玻璃纖維，無(wú)紡布玻璃織物，銅、鎳、鋁、和/或其他材料、元素和/或成分的一層或多層。一層或多層金屬層122可以包括銅、鎳、鋁和/或其他材料的一層或多層。
[0037]在其他組件中，組合層110可以包括多個(gè)介電層130和金屬化層140。將金屬化層140的部分垂直對(duì)準(zhǔn)以形成導(dǎo)電柱150。
[0038]介電層130可以包括半固化材料或ajinomoto增層膜(ABF)。可選地,或額外地，介電層130可以包括紙、玻璃纖維、和/或無(wú)紡布玻璃織物、可以采用層壓的一種或多種材料?？蛇x地，或額外地，介電層130可以包括氧化硅、氮化硅、氮氧化硅、氧化物、含氧化物的氮、氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿、它們的組合和/或其他材料。也許使用原硅酸四乙酯和氧氣作為前體，可以通過(guò)濺射、旋涂、化學(xué)汽相沉積(CVD)、低壓CVD、快速熱CVD、原子層CVDjP /或等離子體增強(qiáng)CVD形成介電層130。也可以通過(guò)氧化工藝形成介電層130，諸如在包括氧、水、氧化氮、或它們的組合的周圍環(huán)境中的濕或干熱氧化，和/或其他工藝。在其他工藝中，介電層130的制造也可以包括化學(xué)機(jī)械拋光或平坦化(在此之后全部稱為CMP)、各向同性蝕刻、和/或各向異性蝕刻。形成的介電層130的厚度可以在約8埃到200埃的范圍內(nèi)，盡管其他厚度也可以在本發(fā)明的范圍內(nèi)。
[0039]金屬化層140可以包括銅、鈦、鋁、鎳、金、合金和/或它們的組合的一種或多種和/或其他材料?？梢允褂脟婂冃纬山饘倩瘜?40，也許其厚度在約4微米到約25微米的范圍內(nèi)?？蛇x地，或額外地，可以使用CVD和/或其他工藝形成金屬化層140，且其厚度在約8埃到約200埃的范圍內(nèi)，盡管其他厚度也可以在本發(fā)明的范圍內(nèi)。
[0040]導(dǎo)電柱150和/或其接合焊盤(pán)155的直徑和/或其他橫向尺寸在約150微米到約400微米的范圍內(nèi)。接合焊盤(pán)155的每個(gè)都可以是BGA(球柵陣列)焊盤(pán)，諸如可以隨后在形成互連件中使用，互連件具有“母板” PCB (印刷電路板)和/或另一個(gè)PCB、PffB (印刷線路板)、PCA(印刷電路組件)、PCBA(PCB組件)、CCA(電路卡組件)、背板組件、和/或裝置。柱間距P或相鄰的導(dǎo)電柱150和/或接合焊盤(pán)155之間的橫向偏移可以在約300微米和約500微米的范圍內(nèi)。
[0041]圖3是根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的圖2中示出的裝置100的截面圖，其中，組合層I1的部分已經(jīng)從載體襯底120去除。根據(jù)本發(fā)明的一個(gè)或多個(gè)方面，組合層110的部分的一個(gè)沒(méi)有在圖3中示出，盡管這僅是為了簡(jiǎn)化下文討論的目的，但是本領(lǐng)域中的普通技術(shù)人員將易于認(rèn)識(shí)到，組合層110的兩部