半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的不斷小型化，逐漸采用高K柵介質(zhì)/金屬柵配置代替?zhèn)鹘y(tǒng)的S12 /多晶娃柵配置。與之相適應(yīng)，后柵(gate last)工藝正逐漸替代先柵(gate first)工藝。
[0003]在后柵工藝中，先利用犧牲柵堆疊來(lái)進(jìn)行器件制造處理。隨后，去除犧牲柵，并代之以真正的柵堆疊。然而，犧牲柵去除之后留下的空間正變得越來(lái)越小，因此要在其中填充真正的柵堆疊變得越來(lái)越困難。

【發(fā)明內(nèi)容】

[0004]本公開(kāi)的目的至少部分地在于提供一種半導(dǎo)體器件及其制造方法，以改善柵堆疊的填充。
[0005]根據(jù)本公開(kāi)的一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法。該方法可以包括:在襯底上形成犧牲柵堆疊；在犧牲柵堆疊的側(cè)壁上形成柵側(cè)墻；在襯底上形成層間電介質(zhì)層，并對(duì)其平坦化，以露出犧牲柵堆疊；
[0006]部分地回蝕犧牲柵堆疊以形成開(kāi)口 ；對(duì)所得的開(kāi)口進(jìn)行擴(kuò)大，以使開(kāi)口呈現(xiàn)從靠近襯底一側(cè)向遠(yuǎn)離襯底一側(cè)逐漸增大的形狀；去除剩余的犧牲柵堆疊，并在柵側(cè)墻內(nèi)側(cè)形成柵堆疊，其中柵堆疊包括柵介質(zhì)層和柵導(dǎo)體層；部分地回蝕柵導(dǎo)體層；以及在回蝕后的柵導(dǎo)體層上形成應(yīng)力施加層。
[0007]根據(jù)本公開(kāi)的另一方面，提供了一種半導(dǎo)體器件。該半導(dǎo)體器件可以包括:襯底；在襯底上形成的柵堆疊，柵堆疊包括柵介質(zhì)層和柵導(dǎo)體層；以及位于柵堆疊側(cè)壁上的柵側(cè)墻，其中，柵側(cè)墻所限定的體積至少在其遠(yuǎn)離襯底一側(cè)的一部分中呈現(xiàn)從靠近襯底一側(cè)向遠(yuǎn)離襯底一側(cè)逐漸增大的形狀，其中，柵導(dǎo)體層相對(duì)于柵側(cè)墻遠(yuǎn)離襯底一側(cè)的端部凹進(jìn)，且該半導(dǎo)體器件還包括覆蓋柵導(dǎo)體層的應(yīng)力施加層。
[0008]根據(jù)本公開(kāi)的實(shí)施例，在去除犧牲柵堆疊之后，可以通過(guò)例如原子或離子轟擊，來(lái)使柵側(cè)墻內(nèi)側(cè)的空間至少在其上部擴(kuò)大，特別是呈現(xiàn)從下向上逐漸增大的形狀。這有助于改善隨后柵堆疊向該空間中的填充。另外，還可以在柵堆疊上形成應(yīng)力施加層(stressor),以進(jìn)一步改善器件性能。
【附圖說(shuō)明】
[0009]通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0010]圖1-8是示出了根據(jù)本公開(kāi)實(shí)施例的制造半導(dǎo)體器件流程的示意圖。
【具體實(shí)施方式】
[0011]以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開(kāi)的概念。
[0012]在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0013]在本公開(kāi)的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時(shí)，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另一層/元件“下”。
[0014]根據(jù)本公開(kāi)的實(shí)施例，提供了一種半導(dǎo)體器件。該半導(dǎo)體器件可以包括在襯底上形成的柵堆疊以及位于柵堆疊側(cè)壁上的柵側(cè)墻。柵側(cè)墻所限定的體積在其遠(yuǎn)離襯底處相對(duì)于其靠近襯底處擴(kuò)大。因此，這種形式的柵側(cè)墻(在其內(nèi)側(cè))限定了上大下小的空間(在此，將遠(yuǎn)離襯底一側(cè)稱作“上”，將靠近襯底一側(cè)稱作“下”)。從而，柵堆疊相對(duì)易于填充到這樣的空間中。
[0015]根據(jù)一示例，柵側(cè)墻所限定的體積至少在其位于遠(yuǎn)離襯底一側(cè)(例如，上側(cè))的一部分中，可以從靠近襯底一側(cè)(例如，下側(cè))向著遠(yuǎn)離襯底一側(cè)(例如，上側(cè))尺寸逐漸增大，從而呈現(xiàn)例如上大下小的斗狀。這樣的柵側(cè)墻易于制造。
[0016]柵堆疊可以包括各種合適的配置。例如，柵堆疊可以包括柵介質(zhì)層(例如，高K柵介質(zhì)層)和柵導(dǎo)體層(例如，金屬柵導(dǎo)體層)的疊層，在它們之間還可以形成功函數(shù)調(diào)節(jié)層。柵堆疊可以用于平面型器件如M0SFET。具體地，柵堆疊可以形成于襯底中的有源區(qū)上，從而在有源區(qū)中限定溝道區(qū)。在溝道區(qū)兩側(cè)的有源區(qū)中，可以形成源區(qū)和漏區(qū)。另外，柵堆疊可以用于立體型器件如FinFET。具體地，柵堆疊可以與襯底上形成的鰭相交，并因此在鰭中限定溝道區(qū)。在溝道區(qū)兩側(cè)的鰭兩端部中，可以形成源區(qū)和漏區(qū)。
[0017]根據(jù)一有利示例，柵堆疊沒(méi)有填充滿柵側(cè)墻所限定的體積。例如，柵導(dǎo)體層可以相對(duì)于柵側(cè)墻遠(yuǎn)離襯底一側(cè)的端部(例如，上端部)凹進(jìn)。凹進(jìn)的柵導(dǎo)體層上可以覆蓋有應(yīng)力施加層(stressor)。這種情況下,可以通過(guò)應(yīng)力施加層向溝道區(qū)施加應(yīng)力，來(lái)改善器件性倉(cāng)泛。
[0018]根據(jù)本公開(kāi)的其他實(shí)施例，提供了一種制造半導(dǎo)體器件的方法，該方法尤其適用于后柵工藝。根據(jù)后柵工藝，可以在襯底上形成犧牲柵堆疊，然后可以利用犧牲柵堆疊進(jìn)行器件制造(例如，形成源區(qū)和漏區(qū))。隨后，可以去除犧牲柵堆疊，從而在柵側(cè)墻內(nèi)側(cè)留下柵槽。代替直接向柵槽中填充真正的柵堆疊，可以對(duì)柵側(cè)墻進(jìn)行處理，使柵槽在其上部增大。這樣，可以相對(duì)容易地向柵槽中填充柵堆疊。為了在對(duì)柵側(cè)墻處理期間保護(hù)有源區(qū)或鰭，在對(duì)柵側(cè)墻處理之前，犧牲柵堆疊可以部分地去除，而在對(duì)柵側(cè)墻處理之后，可以去除剩余的犧牲柵堆疊。對(duì)柵側(cè)墻的處理例如可以通過(guò)原子和/或離子轟擊來(lái)進(jìn)行。根據(jù)一有利示例，可以采用等離子體濺射。
[0019]在對(duì)柵槽(特別是，其上部)進(jìn)行擴(kuò)大處理之后，可以在其中形成柵堆疊。根據(jù)一有利實(shí)施例，可以部分地回蝕柵導(dǎo)體層，然后可以在回蝕后的柵導(dǎo)體層上形成應(yīng)力施加層。
[0020]本公開(kāi)可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0021]圖7是示出了根據(jù)本公開(kāi)實(shí)施例的半導(dǎo)體器件的示意圖。如圖7所示，該半導(dǎo)體器件可以包括在襯底100上形成的柵堆疊。柵堆疊可以包括柵介質(zhì)層110和柵導(dǎo)體層112。此外，該半導(dǎo)體器件還可以包括在柵堆疊側(cè)壁(該示例中，柵介質(zhì)層110)上形成的柵側(cè)墻106。柵側(cè)墻106可以被成形為使得其所限定的體積(例如，其內(nèi)側(cè)的體積，在該示例中，具體地是柵堆疊所占據(jù)的體積)在遠(yuǎn)離襯底處相對(duì)于靠近襯底處增大。在該示例中，所述體積在其上部呈現(xiàn)上大下小的斗狀。柵導(dǎo)體層112可以凹進(jìn)，以便在其上部形成應(yīng)力施加層114。
[0022]另外，圖7中還示出了襯底100上形成的層間電介質(zhì)層108。該層間電介質(zhì)層108的上表面可以與柵堆疊的上表面齊平。
[0023]該半導(dǎo)體器件例如可以如下來(lái)制造。
[0024]具體地，如圖1所示，提供襯底100。襯底100可以是各種形式的合適襯底，例如體半導(dǎo)體襯底如S1、Ge等，化合物半導(dǎo)體襯底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs, InSb、InGaSb等，絕緣體上半導(dǎo)體襯底(SOI)等。在此，以體硅襯底及硅系材料為例進(jìn)行描述。但是需要指出的是，本公開(kāi)不限于此。
[0025]在襯底100上可以形成犧牲柵堆疊。例如，可以通過(guò)淀積，依次形成犧牲柵介質(zhì)層102和犧牲柵導(dǎo)體層104。犧牲柵介質(zhì)層102可以包括氧化物(例如，S12),犧牲柵導(dǎo)體層104可以包括多晶硅。之后，例如通過(guò)光刻，可以將犧牲柵介質(zhì)層102和犧牲柵導(dǎo)體層104構(gòu)圖為犧牲柵堆疊?？梢誀奚鼥哦询B為掩模，進(jìn)行暈圈(halo)和延伸區(qū)(extens1n)注入。然后，可以在柵堆疊的側(cè)壁上，形成柵側(cè)墻106。例如，柵側(cè)墻106可以通過(guò)在襯底上共形淀積一層氮化物(例如氮化硅)，并對(duì)該氮化物層進(jìn)行選擇性刻蝕如反應(yīng)離子刻蝕(RIE)來(lái)形成。在圖1中，示出了單層的柵側(cè)墻106。但是，本公開(kāi)不限于此。柵側(cè)墻可以包括兩層或更多層的配置。隨后，可以柵堆疊和柵側(cè)墻106為掩模，進(jìn)行源/漏注入。還可以進(jìn)行退火處理，以激活注入的離子，并形成源/漏區(qū)(未示出)。
[0026]另外，例如，如圖1所示，還可以形成另外的材料層116。該材料層116可以淀積在整個(gè)器件的表面，并可以包括氮化物。淀積的氮化物的厚度可以為約5-50nm。該材料層116例如