剖面改善的犧牲柵主體形成方法及半導體器件制造方法
【技術(shù)領域】
[0001] 本申請涉及半導體器件的制造，更具體地，涉及一種具有改善剖面特性的犧牲柵 主體的形成方法以及基于此的半導體器件制造方法。
【背景技術(shù)】
[0002] 隨著半導體器件的不斷小型化，常規(guī)的Si02 /多晶硅柵堆疊難以滿足器件性能需 求。為此，提出了高K柵介質(zhì)/金屬柵結(jié)構(gòu)。為避免高K柵介質(zhì)/金屬柵結(jié)構(gòu)受到半導體 器件制造工藝中熱處理的影響而性能退化，提出了替代柵工藝。
[0003] 例如，圖1示出了半導體器件100的示例制造工藝。如圖1所示，在襯底102上形 成犧牲柵主體104。這種犧牲柵主體104例如可以通過在襯底102表面上淀積一層多晶硅， 并對其進行反應離子刻蝕（RIE)來形成。由于工藝的限制，得到的犧牲柵主體104-般具 有非堅直的剖面。特別是，犧牲柵主體104 -般呈從下向上漸縮的錐臺型。圖2示出了實 際器件的顯微照片，其中清楚地示出了犧牲柵主體的錐臺型剖面。
[0004] 在犧牲柵主體104的側(cè)面上可以形成柵側(cè)墻106 (例如，氮化硅）。在襯底上可以 形成層間電介質(zhì)層108 (例如，氧化硅）?？梢詫娱g電介質(zhì)層108進行平坦化處理如化學 機械拋光（CMP)，以露出犧牲柵主體104。此時，可以通過選擇性刻蝕，如利用TMAH溶液，去 除犧牲柵主體104,以在柵側(cè)墻106內(nèi)側(cè)留下空間?？梢酝ㄟ^向該空間中形成高K柵介質(zhì)層 和金屬柵主體，來完成器件100。
[0005] 但是，由于犧牲柵主體104的剖面特性，柵側(cè)墻106內(nèi)側(cè)的空間呈現(xiàn)上小下大的剖 面。難以有效地填充這種空間而不帶缺陷。

【發(fā)明內(nèi)容】

[0006] 鑒于上述問題，本公開提供了一種形成犧牲柵主體的方法及一種基于此的半導體 器件制造方法，其中犧牲柵主體可以具有改善的剖面特性。
[0007] 根據(jù)本公開的一個方面，提供了一種形成犧牲柵主體的方法。該方法可以包括：在 襯底上形成犧牲柵主體層；在犧牲柵主體層上形成硬掩模層，該硬掩膜層構(gòu)圖為對應于將 要形成的柵堆疊的形狀；在硬掩膜層的側(cè)壁上形成側(cè)墻；利用硬掩膜層，對犧牲柵主體層 進行構(gòu)圖，在構(gòu)圖時，側(cè)墻也能夠被去除，其中，構(gòu)圖后的犧牲柵主體層形成犧牲柵主體。
[0008] 根據(jù)本公開的另一方面，提供了制造半導體器件的方法。該方法可以包括：根據(jù)上 述方法，在襯底上形成犧牲柵主體；在犧牲柵主體的側(cè)壁上形成柵側(cè)墻；在形成有犧牲柵 主體和柵側(cè)墻的襯底上形成層間電介質(zhì)層；對層間電介質(zhì)層進行平坦化處理，以露出犧牲 柵主體；選擇性去除犧牲柵主體，在柵側(cè)墻內(nèi)側(cè)留下空間；在所述空間中形成柵介質(zhì)層和 柵主體層。
[0009] 根據(jù)本公開的實施例，在對硬掩膜層構(gòu)圖之后，與常規(guī)工藝中直接利用構(gòu)圖的硬 掩膜層對犧牲柵主體層進行構(gòu)圖不同，先在硬掩膜層的側(cè)壁上形成側(cè)墻。側(cè)墻的材料可以 選擇為能夠與犧牲柵主體層在隨后的構(gòu)圖處理中一起被去除，例如可以包括與犧牲柵主體 層相同的材料。然后，再對犧牲柵主體層進行構(gòu)圖。該構(gòu)圖例如可以進行至側(cè)墻被基本上 完全去除。側(cè)墻的存在將改變犧牲柵主體的剖面，從而呈現(xiàn)例如中間略凹的形狀。這種剖 面形狀的犧牲柵主體有利于后繼的替代柵工藝。
【附圖說明】
[0010] 通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和 優(yōu)點將更為清楚，在附圖中：
[0011] 圖1是示出了根據(jù)相關技術(shù)的半導體器件制造工藝的示意圖；
[0012] 圖2示出了根據(jù)相關技術(shù)的制造工藝得到的犧牲柵主體的顯微照片；
[0013] 圖3-8是示出了根據(jù)本公開實施例的形成犧牲柵主體的流程中一些階段的示意 圖；
[0014] 圖9-13是示出了根據(jù)本公開實施例的以犧牲柵主體為基礎制造半導體器件的流 程中一些階段的示意圖。
【具體實施方式】
[0015] 以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性 的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以 避免不必要地混淆本公開的概念。
[0016] 在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制 的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的 各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制 造公差或技術(shù)限制而有所偏差，并且本領域技術(shù)人員根據(jù)實際所需可以另外設計具有不同 形狀、大小、相對位置的區(qū)域/層。
[0017] 在本公開的上下文中，當將一層/元件稱作位于另一層/元件"上"時，該層/元 件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一 種朝向中一層/元件位于另一層/元件"上"，那么當調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該 另一層/元件"下"。
[0018] 圖3-8是示出了根據(jù)本公開實施例的形成犧牲柵主體的流程中一些階段的示意 圖。
[0019] 如圖3所示，提供襯底1002。襯底1002可以是各種形式的合適襯底，例如體半 導體襯底如Si、Ge等，化合物半導體襯底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、 InGaAs、InSb、InGaSb等，絕緣體上半導體襯底（SOI)等。在此，以體硅襯底及硅系材料為 例進行描述。但是需要指出的是，本公開不限于此。在襯底1002上，可以形成淺溝槽隔離 (未示出），以限定有源區(qū)。
[0020] 在襯底1002上，例如通過淀積，可以依次形成犧牲柵介質(zhì)層1004和犧牲柵主體層 1006。犧牲柵介質(zhì)層1004可以包括氧化物（例如，Si02)，厚度為約2-4nm;犧牲柵主體層 1006可以包括多晶硅，厚度為約100nm。在犧牲柵介質(zhì)側(cè)層1004和犧牲柵主體層1006的 疊層上方，例如通過淀積，可以形成硬掩膜層1008。硬掩膜層1008可以包括氮化物如氮化 娃，厚度為約80-100nm。
[0021] 接下來，可以通過光刻，對硬掩膜層1008進行構(gòu)圖。例如，如圖4所示，可以在硬 掩膜層1008上涂敷光刻膠，通過掩模對光刻膠進行曝光且然后進行顯影，可以得到構(gòu)圖的 光刻膠1010。該光刻膠1010被構(gòu)圖為對應于將要形成的柵堆疊的形狀。然后，如圖5所 示，通過光刻膠1010,對硬掩膜層1008進行構(gòu)圖如反應離子刻蝕（RIE)，該RIE可以停止于 犧牲柵主體層1006。因此，將光刻膠1010的圖案轉(zhuǎn)移到硬掩膜層1008中。之后，例如可以 通過灰化等處理去除光刻膠1010。
[0022] 與常規(guī)工藝中利用構(gòu)圖的硬掩膜層1008直接對犧牲柵主體層1006進行構(gòu)圖不 同，根據(jù)本公開的實施例，先在硬掩膜層1008的側(cè)壁上形成側(cè)墻（spacer)。例如，如圖6所 示，例如通過淀積，在圖5所示的結(jié)構(gòu)上形成一側(cè)墻材料層1012。側(cè)墻材料層1012可以大 致共形地淀積。在此，所謂"大致共形"是指共形度（在堅直表面上生長的厚度與在水平表 面上生長的厚度之比）基本為1，并可以在可接受的范圍（例如約1.0-0. 7)內(nèi)變化?？梢?選擇側(cè)墻材料層1012的材料，使得其能夠在隨后對犧牲柵主體層1006進行構(gòu)圖時能夠隨 犧牲柵主體層1006 -同被去除。例如，側(cè)墻材料層1012可以包括與犧牲柵主體層1006相 同的材料，如多晶硅。側(cè)墻材料層1012的淀積厚度（在此，尤指在硬掩膜層1008側(cè)壁上的 厚度；在共形度為1時，可以是指側(cè)墻材料層1012的淀積膜厚）可以為將要形成的柵長的 約30%，可以依據(jù)不同柵長而適當加以增減。側(cè)墻材料層1012可以包括在堅直表面（在 此，硬掩膜層1008的側(cè)壁）上延伸的堅直延伸部分以及在水平表面（在此，犧牲柵主體層 1006的頂面）上延伸的水平延伸部分。然后，可以對材料層進行構(gòu)圖，以基本上去除其橫向 延伸部分。這種構(gòu)圖例如可以按照側(cè)墻形成工藝來進行。具體地，例如可以基本上堅直的 角度，對側(cè)墻材料層1012進行RIE。于是，堅直表面（硬掩膜層1008的側(cè)壁）上的堅直延