半導體器件和處理方法
【專利說明】半導體器件和處理方法
[0001]相關(guān)申請
本申請是部分繼續(xù)申請且根據(jù)美國法典第35條120款要求當前待決的2012年10月9日提交的美國申請序號13/647,480的權(quán)益，并且此外涉及2013年10月9日提交的德國專利申請?zhí)?0 2013 111 154.8且根據(jù)美國法典第35條119款要求其優(yōu)先權(quán)，其所有的內(nèi)容被整體地通過弓I用結(jié)合到本文中。
技術(shù)領域
[0002]各種實施例涉及半導體器件和用于處理半導體器件的方法。
【背景技術(shù)】
[0003]一種類型的半導體器件是諸如溝槽晶體管之類的溝槽器件，例如溝槽場效應晶體管(FET)或溝槽絕緣柵雙極晶體管(IGBT)。具有高或非常高的集成密度的溝槽器件可包括大量(例如數(shù)千、數(shù)萬、數(shù)十萬或數(shù)百萬或者甚至更多)的單元(cell)，其有時也被稱為單元場(cell field)。單元場中的一個或幾個有缺陷單元可能已經(jīng)影響器件的操作行為且甚至可能使得器件不可使用。因此，可能期望在器件的預先測試中(例如在前端處理階段中)檢測到具有有缺陷單元的器件，例如以便防止有缺陷器件被遞送給客戶。在本上下文中，可能期望對被耦合到單元的一個或多個接觸焊盤施加單個測試電位。

【發(fā)明內(nèi)容】

[0004]根據(jù)各種實施例，一種用于處理半導體器件的方法可包括:
提供具有第一焊盤和與第一焊盤電分離的第二焊盤的半導體器件；
向第一焊盤和第二焊盤中的至少一個施加至少一個電測試電位；以及在施加所述至少一個電測試電位之后將第一焊盤和第二焊盤相互電連接。
[0005]根據(jù)各種實施例，一種半導體器件可包括:
至少一個器件單元，其包括至少一個溝槽、至少一個第一端子電極端子區(qū)、至少一個第二端子電極區(qū)、至少一個柵極電極、以及至少部分地設置在所述至少一個溝槽中的至少一個附加電極；
第一焊盤，被耦合到所述至少一個第一電極端子區(qū)；
第二焊盤，被耦合到所述至少一個附加電極；以及導電層，設置在第一焊盤和第二焊盤的至少一部分上且將第一焊盤電連接到第二焊盤。
[0006]根據(jù)各種實施例，一種用于處理半導體器件的方法可包括:
提供半導體器件，其具有第一焊盤、第二焊盤以及耦合在第一焊盤與第二焊盤之間且在其中第一和第二焊盤經(jīng)由開關(guān)元件而被相互電連接的第一狀態(tài)與其中第一和第二焊盤相互電分離的第二狀態(tài)之間可切換的開關(guān)元件；
在開關(guān)元件處于第二狀態(tài)時向第一和第二焊盤中的至少一個施加至少一個電測試電位；以及
在向第一和第二焊盤中的所述至少一個施加所述至少一個電測試電位之后將開關(guān)元件從第二狀態(tài)切換至第一狀態(tài)。
[0007]根據(jù)各種實施例，一種半導體器件可包括:
至少一個器件單元，其包括至少一個溝槽、至少一個第一端子電極端子區(qū)、至少一個第二端子電極區(qū)、至少一個柵極電極、以及至少部分地設置在所述至少一個溝槽中的至少一個附加電極；
第一焊盤，被耦合到所述至少一個第一電極端子區(qū)；
第二焊盤，被耦合到所述至少一個附加電極；
開關(guān)元件，被電耦合在第一焊盤和第二焊盤之間，并且在其中第一和第二焊盤經(jīng)由開關(guān)元件而被相互電連接的第一狀態(tài)與其中第一和第二焊盤相互電分離的第二狀態(tài)之間可切換。
【附圖說明】
[0008]在圖中，相似的參考字符遍及不同的視圖一般地指的是相同部分。附圖不一定按比例，而是一般地將重點放在說明本發(fā)明的原理上。在以下描述中，參考以下的圖來描述本發(fā)明的各種實施例，在所述附圖中:
圖1A示出供一個或多個實施例使用的示例性半導體器件的截面圖，并且圖1B示出了沿著圖1A中的線A— A’的截面圖；
圖1C示出了供一個或多個實施例使用的另一示例性半導體器件的截面圖；
圖2至5示出了供一個或多個實施例使用的另一示例性半導體器件的截面圖；
圖6A示出了圖示出溝槽晶體管的擊穿電壓對重復雪崩脈沖數(shù)目的相關(guān)性的圖；
圖6B示出了圖示出用于無缺陷晶體管單元和有缺陷晶體管單元的擊穿電壓的相關(guān)性的圖；
圖7A示出了根據(jù)各種實施例的測試方法；
圖7B示出了根據(jù)各種實施例的測試方法；
圖8示出了根據(jù)各種實施例的測試裝置；
圖9示出了具有各種單元缺陷的半導體器件，并且進一步示出電掃描曲線，用于圖示出一個或多個實施例的方面；
圖10示出了供一個或多個實施例使用的示例性半導體器件的截面圖；
圖11示出了根據(jù)各種實施例的測試方法；
圖12示出了根據(jù)各種實施例的用于處理半導體器件的方法；
圖13A和13B示出了根據(jù)各種實施例的第一處理階段期間的半導體器件；
圖14A和14B示出了根據(jù)各種實施例的第二處理階段期間的半導體器件；
圖15示出了根據(jù)各種實施例的用于處理半導體器件的方法；
圖16示出了根據(jù)各種實施例的半導體器件的布局圖；
圖17示出了圖16的剖面的放大圖；
圖18示出了圖17的剖面的放大圖。
【具體實施方式】
[0009]以下詳細描述參考附圖，其作為例證示出了特定細節(jié)和其中可實施本發(fā)明的實施例。足夠詳細地描述了這些實施例以使得本領域的技術(shù)人員能夠?qū)嵤┍景l(fā)明。在不脫離本發(fā)明的范圍的情況下，可利用其它實施例且可進行結(jié)構(gòu)、邏輯以及電氣變化。各種實施例不一定是互相排斥的，因為可將某些實施例與一個或多個其它實施例組合以形成新的實施例。結(jié)合方法來描述各種實施例并結(jié)合器件來描述各種實施例。然而，可理解的是結(jié)合方法所述的實施例可類似地應用于器件且反之亦然。
[0010]詞語“示例性”在本文中用來意指“用作示例、實例或例證”。在本文中描述為“示例性的”的任何實施例或設計不一定被解釋為相比于其它實施例或設計而言是優(yōu)選或有利的。
[0011]可將術(shù)語“至少一個”和“一個或多個”理解成包括大于或等于一的任何整數(shù)，即一、二、三、四......等。
[0012]可將術(shù)語“多個”理解成包括大于或等于二的任何整數(shù)，即二、三、四、五……等。
[0013]在本文中用來描述形成特征、例如側(cè)面或表面“上面”的層的詞語“上面”可用來意指可“直接地”在暗指側(cè)面或表面上面例如與之直接接觸地形成該特征，例如層?？墒褂迷诒疚闹杏脕砻枋鲂纬商卣鳌⒗缭趥?cè)面或表面“上面”的層的詞語“上面”來意指可“間接地”在暗指側(cè)面或表面上形成特征，例如層，其中在暗指側(cè)面或表面與形成的層之間布置一個或多個附加的層。
[0014]以類似方式，在本文中用來描述設置在另一個上面的特征的詞語“覆蓋”，例如“覆蓋”側(cè)面或表面的層，可用來意指可在暗指側(cè)面或表面上面且與之直接接觸地設置該特征，例如層。在本文中用來描述設置在另一個上面的特征的詞語“覆蓋”，例如“覆蓋”側(cè)面或表面的層，可用來意指可設置在暗指側(cè)面或表面上且與之間接接觸地設置特征，例如層，其中在暗指側(cè)面或表面與覆蓋層之間布置一個或多個附加層。
[0015]可將術(shù)語“耦合”或“連接”理解成包括直接“耦合”或“連接”的情況和間接“耦合”或“連接”的情況兩者。
[0016]圖1A示出了供一個或多個實施例使用的示例性半導體器件100的截面圖，并且圖1B示出了沿著圖1A中的線A— A’的半導體器件100的截面圖。
[0017]半導體器件100可包括第一側(cè)123和第二側(cè)124，其可與第一側(cè)123相對。第一側(cè)123可例如是半導體器件100的正面，并且第二側(cè)124可例如是半導體器件100的背面?？蓪雽w器件100配置為包括多個器件單元120的溝槽晶體管(在這種情況下即晶體管單元)，每個器件單元120包括溝槽130。箭頭121指示溝槽寬度Wt (溝槽130的寬度)，并且箭頭122指示相鄰溝槽130之間的距離Wm，其有時也稱為臺面寬度。出于舉例說明的目的而示出了三個單元120，然而，可理解的是單元120的數(shù)目可不同于三個，并且可例如比三個大得多，諸如約數(shù)千個、數(shù)萬個或數(shù)百萬個或者甚至更多的單元。半導體器件100可例如被配置為功率晶體管，例如作為功率場效應晶體管，諸如功率M0SFET。
[0018]半導體器件100可包括半導體本體(semiconductor body) 101,其中可形成多個第一端子電極區(qū)102和第二端子電極區(qū)103。第一端子電極區(qū)102可以是晶體管的源極區(qū)，并且第二端子電極區(qū)103可以是晶體管的漏極區(qū)。在這種情況下，還可以將第一端子電極區(qū)102整體地稱為晶體管的源極區(qū)，并且還可將第二端子電極區(qū)103稱為晶體管的漏極區(qū)?？蓪⒌谝欢俗与姌O區(qū)102連接到第一端子電極104且可將第二端子電極區(qū)103連接到第二端子電極105。第一端子電極104可以是晶體管的源極電極，并且第二端子電極105可以是晶體管的漏極電極。替換地，第一端子電極104可以是晶體管的漏極電極，并且第二端子電極105可以是晶體管的源極電極?？稍诎雽w本體101的第一側(cè)106上面形成第一端子電極104，并且可在半導體本體101的第二側(cè)107上面形成第二端子電極105，其可與第一側(cè)106相對。第一側(cè)106可例如是半導體本體101的正面，并且第二側(cè)107可例如是半導體本體101的背面。半導體本體101的第一側(cè)106可例如接近于半導體器件100的第一側(cè)123，并且半導體本體101的第二側(cè)107可例如接近于半導體器件100的第二側(cè)124。
[0019]第一端子電極區(qū)102和第二端子電極區(qū)103可以具有相同導電類型且可以是例如η摻雜的。第二端子電極區(qū)103可包括鄰近于第二端子電極105的η摻雜(例如高度η摻雜，諸如η+摻雜)第一子區(qū)103a以及鄰近于第一子區(qū)103a的背對第二端子電極105的側(cè)面的η摻雜(例如輕度η摻雜，諸如η-摻雜)第二子區(qū)103b。第一子區(qū)103a可具有比第二子區(qū)103b更高的摻雜劑濃度?？稍诘诙俗与姌O區(qū)103的第二子區(qū)103b與第一端子電極區(qū)102之間形成P摻雜本體區(qū)108。導電溝道可在半導體器件(晶體管)100的導通狀態(tài)期間在本體區(qū)108中形成。
[0020]可在半導體本體101的垂直方向上將第一端子電極區(qū)102、本體區(qū)108和第二端子電極區(qū)103 —個設置在另一個上面。
[0021]可在半導體本體101中提供多個第一端子電極區(qū)102，其中，柵極電極109可在每種情況下從每個第一端子電極區(qū)102中的每個通過本體區(qū)108延伸到第二端子電極區(qū)103的第二子區(qū)103b中。可將第一端子電極區(qū)102連接到公共第一電極104。可用第一絕緣層110使柵極電極109與半導體本體101絕緣。柵極電極109可以是可連接的或被連接到公共電位(例如柵極驅(qū)動電位)。
[0022]在每種情況下可向柵極電極109中的每個指派附加電極111。附加電極111可完全位于第二端子電極區(qū)103的第二子區(qū)103b內(nèi)，其中附加電極111中的每個被相應的第二絕緣層112圍繞且鄰近于對應的柵極電極109定位。在每種情況下可在公共溝槽130中在半導體本體101的垂直方向上將柵極電極109和附加電極111 一個設置在另一個上面，公共溝槽130可在半導體本體101的垂直方向上從第一側(cè)106延伸直到第二端子電極區(qū)103中。位于公共溝槽130中的柵極電極109和附加電極111可通過其相應的第一和第二絕緣層110、112而相互絕緣。
[0023]可將附加電極111電連接在一起以向所有附加電極111施加公共電位。
[0024]如圖1B中所示，可將附加電極111配置為板?？商峁┕舶?13以施加公共電位。公共板113可將附加電極111相互連接且可用電絕緣層114使其與半導體本體101絕緣?？稍跍喜?如所示)中實現(xiàn)附加電極111相互的電連接，或者其可在半導體器件100的表面處實現(xiàn)?？蓪艠O電極109配置為板且可以將其以與附加電極111類似的方式經(jīng)由公共板而連接到公共電位?？稍跍喜壑袑崿F(xiàn)柵極電極109相互的電連接，或者可將其在半導體器件100的表面處實現(xiàn)?？梢?guī)定在柵極電極109與附加電極111之間不存在導電連接。換言之，柵極電極109和附加電極111可相互電分開或分離。
[0025]柵極電極109和附加電極111中的每一個和第一端子電極區(qū)102中的每一個可以是半導體器件100的相應單元120的一部分。例如，為了能夠切換高電流，可能期望提供大量統(tǒng)一配置的單兀120。
[0026]由于可將半導體器件100的所有單元120連接到相同電位(例如供應電位和驅(qū)動電位)，所以可以相同的方式驅(qū)動所有單元120。換言之，所有單元120的第一端子電極區(qū)102可全部連接到同一電位，可將所有單元120的柵極電極109全部連接到同一電位，并且可將所有單元120的附加電極111全部連接到同一電位。此外，根據(jù)本示例，可以為所有單元120提供公共第二端子電極區(qū)103。
[0027]柵極電極109可用于控制半導體器件(晶體管)100的開關(guān)狀態(tài)。附加電極111可用于當在第一和第二端子電極104、105之間(或在第一端子電極區(qū)102與第二端子電極區(qū)103之間)施加供應電壓時“屏蔽”柵極電極109，即附加電極111可用于減小作用在柵極電極109的第一絕緣層110上的電場的強度。因此，還可將附加電極111稱為“屏蔽電極”。例如，在附加電極111被配置為板的情況下，有時還可將其稱為場電極(field plate)。
[0028]由于上述屏蔽效應，可例如以較小的厚度來配置第一絕緣層110，同時在沒有附加(屏蔽)電極111的情況下獲得與在類似器件中相同的電強度。減小的絕緣層厚度可例如減小半導體器件100的導通狀態(tài)電阻和/或柵極電極109與第二端子電極區(qū)103之間的寄生電容，其可導致降低的開關(guān)損耗。此外，由于在半導體器件100中，第一端子電極104與第二端子電極105之間的電壓降可主要發(fā)生在附加電極111的區(qū)域中，所以與不具有附加(屏蔽)電極111的器件相比增加第二端子電極區(qū)103的摻雜可以是可能的，而不以較高場強度的形式向柵極電極109上添加應力。
[0029]如上所述，第一端子電極區(qū)102可以是源極區(qū)且第一端子電極104可以是源極電極，其可在晶體管100的第一側(cè)123處，并且第二端子電極區(qū)103可以是漏極區(qū)且第二端子電極105可以是漏極電極，其可在晶體管100的第二側(cè)124處。替換地，可以以所謂的源極向下配置來實施晶體管100。在這種情況下，可說明性地將圖1A中的情形倒置(flip)，使得源極區(qū)102可在晶體管100的第二側(cè)124處且漏極區(qū)103可在第一側(cè)123處。在此配置中，第一端子電極104可以是漏極電極，第二端子電極105可以是源極電極，并且可將溝槽130中的電極109、111連接到在晶體管100的第一側(cè)123處的焊盤。替換地,可將電極109連接到在晶體管100的第一側(cè)123處的焊盤且可將電極111連接到在晶體管100的第二側(cè)124處的焊盤。類似考慮可適用于在下文中所述的其它半導體器件，例如晶體管。
[0030]圖1C示出了供一個或多個實施例使用的另一示例性半導體器件150的截面圖。沿著圖1C中的線A— A’的截面圖可與圖1B中所示的類似。
[0031]可將半導體器件150配置為溝槽晶體管，并且其可在一定程度上類似于上述半導體器件100。特別地，與那里相同的參考數(shù)字可表示相同或類似的元件，因此在這里將不再次詳細地對其進行描述。對上面描述進行參考。
[0032]半導體器件150與半導體器件100的不同之處在于第一絕緣層110可在接近于柵極電極109的下端的區(qū)域140中具有分級厚度。如所示，第一絕緣層110的厚度可在區(qū)域140中增加，并且可例如接近于第二絕緣層112的厚度。厚度的此增加有時也可稱為電介質(zhì)層斜坡(或者在氧化物作為絕緣材料的情況下為氧化物斜坡)。
[0033]圖2示出了供一個或多個實施例使用的另一示例性半導體器件200的截面圖。沿著圖2中的線A— A’的截面圖可與圖1B中所示的類似。
[0034]可將半導體器件200配置為溝槽晶體管，并且可在某些程度上類似于上述半導體器件100和150。特別地，與那里相同的參考數(shù)字可表示相同或類似的元件，因此在這里將不再次詳細地對其進行描述。對以上描述進行參考。
[0035]半導體器件200可包括一個或多個接觸溝槽115，其可從半導體本體101的第一側(cè)106延伸到半導體本體101中。接觸溝槽115可在相應的本體區(qū)108中結(jié)束?？稍跍喜?30之間設置接觸溝槽115。例如，在每種情況下，可在兩個相鄰器件單元120的溝槽130之間設置接觸溝槽115。接觸溝槽115可允許例如借助于在接觸溝槽115的底部的高度摻雜區(qū)來對相應的本體區(qū)108進行電接觸。此外，接觸溝槽115還可允許例如借助于在接觸溝槽115的上部的高度摻雜區(qū)對第一端子電極區(qū)102進行電接觸。
[0036]例如，在其中集成密度如此高，以致于可能不存在足以從表面接觸第一端子電極區(qū)102的空間的情況下，可應用還經(jīng)由接觸溝槽115來接觸第一端子電極區(qū)102。
[0037]圖3示出了供一個或多個實施例使用的另一示例性半導體器件300的截面圖。
[0038]可將半導體器件300配置為包括多個晶體管單元120的溝槽晶體管，并且其可在某些程度上類似于上述半導體器件100、150和200。特別地，與那里相同的參考數(shù)字可表示相同或類似的元件，因此在這里將不再次詳細地對其進行描述。對以上描述進行參考。
[0039]半導體器件300中的晶體管單元120可包括在半導體本體101的橫向方向上相互緊接著設置的兩個第一溝槽130和兩個第二溝槽135。可在第一溝槽130的每個中設置附加電極111，并且可在第二溝槽135的每個中設置柵極電極109。柵極電極109可被相應的第一絕緣層110圍繞，并且附加電極111可被相應的第二絕緣層112圍繞。第一絕緣層110可具有與第二絕緣層112相同的厚度。替換地，第一絕緣層110和第二絕緣層112可具有不同的厚度。例如，第一絕緣層I1可薄于第二絕緣層112。可鄰近于第一端子電極區(qū)102設置柵極電極109?？蓪⒌谝欢俗与姌O區(qū)102連接到第一端子電極104，可將其設置在半導體本體101的第一側(cè)106上面?？蓪⒌诙俗与姌O105設置在半導體本體101的第二側(cè)107上面，其可與第一側(cè)106相對。第一側(cè)106可例如是半導體本體101的正面，并且第二側(cè)107可例如是半導體本體101的背面。第二端子電極105可用于接觸第二端子電極區(qū)103，其可包括鄰近于第二端子電極105的P摻雜(例如高度P摻雜，諸如P+摻雜)的第一子區(qū)103a和鄰近于第一子區(qū)103a的η摻雜(例如輕η摻雜，諸如η-摻雜)的第二子區(qū)103b?？稍诘诙俗与姌O區(qū)103 (或第二端子電極區(qū)103的第二子區(qū)103b)與第一端子電極區(qū)102之間形成P摻雜本體區(qū)108。從半導體本體101的第一側(cè)106開始，柵極電極109可沿著本體區(qū)108延伸直到第二端子電極區(qū)103中?？稍跂艠O電極109與在第二端子電極區(qū)103上面且在第一端子電極104下面的附加電極111之間形成附加P摻雜區(qū)116?？山柚谙鄳慕^緣層117使附加P摻雜區(qū)116與第一端子電極104絕緣。
[0040]由于第二端子電極區(qū)103的第一和第二子區(qū)103a、103b的互補摻雜，半導體器件300可操作為絕緣柵雙極晶體管(IGBT)。
[0041]與在半導體器件100、150和200中類似，附加電極111可屏蔽柵極電極109且可防止在第一絕緣層I1處的大的場強。
[0042]圖4示出了供一個或多個實施例使用的另一示例性半導體器件400的截面圖。
[0043]可將半導體器件400配置為包括多個晶體管單元120的溝槽晶體管，并且其可在某些程度上類似于上述半導體器件100、150、200和300。特別地，與那里相同的參考數(shù)字可表示相同或類似的元件，因此在這里將不再次詳細地對其進行描述。對以上描述進行參考。