領域者所理解之原本或慣常意義不相同者，是意圖被暗示為該術語或片語于此之一致用法。如術語或片語具有特殊意義，即非熟悉此技術領域者所理解之意義者，如此之特殊定義應以定義的方式明白地闡述于本說明書中，其直接地且清楚明白地提供該術語或片語其特殊定義。
[0025]圖1顯示在根據(jù)具體實施例方法的階段中的半導體結構100的圖解剖面圖。該半導體結構100包括襯底101。該襯底101可包括本體半導體襯底，例如硅晶圓或晶粒。于其他具體實施例中，該襯底101可能包括絕緣體上半導體(semiconductor-on-1nsulator, SOI)襯底，包括例如硅層的半導體層，其被設置于可能為例如硅晶圓或晶粒的支持襯底上，并通過一層電氣絕緣材料(例如二氧化硅)和該支持襯底分離。于該襯底101中和上，可設置電路元件(未圖示)如晶體管、電阻器、二極管和/或電容器。
[0026]襯底101和設置于該襯底101上和中的電路元件可通過形成襯底和集成電路中的電路元件的已知技術來形成。
[0027]襯底101具有厚度方向108，其中該襯底101于厚度方向108的伸展是小于該襯底101的任何其他方向的任何伸展。該厚度方向108可實質上與電路元件形成于其上的該襯底101的表面垂直。
[0028]圖1中，參考數(shù)字109和110分別標注第一水平方向和第二水平方向，其中該第一水平方向109和該第二水平方向110彼此垂直且垂直于該厚度方向108。圖1的剖面圖中，該第一水平方向109為水平，而該第二水平方向110延伸垂直于該圖式的平面，指向遠離觀察者的方向，如圓圈有一個“X”于中心所指示一般。該厚度方向108鉛直地延伸于圖1的剖面圖中。
[0029]于該襯底101之上，可設置層間介電質102。該層間介電質102不需要直接設置于該襯底101上，如圖1所示。于一些具體實施例中，一些不同于該層間介電質102的層間介電質層(未圖示)(其可包括由導電材料填充的溝槽和/或通孔所提供的較低互連層之導電線)可配置于該襯底101和該層間介電質102之間。
[0030]于一些具體實施例中，該層間介電質102可包括二氧化硅。于其他具體實施例中，該層間介電質102可包括具有小于二氧化娃介電常數(shù)的低介電常數(shù)材料。尤其,該低介電常數(shù)材料可具有介電常數(shù)小于4ο于一些具體實施例中，該低介電常數(shù)材料可為具有介電常數(shù)小于2.4的超低介電常數(shù)材料(ultra-low-k material)。
[0031 ] 于一些具體實施例中，該低介電常數(shù)介電質可包括含氧的化學化合物，例如氟硅酸鹽玻璃(f luorosilicate glass)、碳慘雜二氧化娃(carbon-doped silicon d1xide)、多孔性(porous) 二氧化硅、多孔性碳摻雜二氧化硅、含氫的硅倍半氧烷(hydrogensilsesqu1xane)和 / 或甲基娃倍半氧燒(methylsiIsesqu1xane)。
[0032]該層間介電質102可通過已知用于沉積層間介電質的技術而形成，例如化學氣相沉積法、電衆(zhòng)增強化學氣相沉積法和/或旋涂(spin coating)。于一些具體實施例中，該層間介電質102的表面可在該層間介電質102沉積后被平坦化，例如通過化學機械研磨處理工藝。于具體實施例中，該層間介電質102通過沉積技術方法被沉積者，其可允許獲得實質上平坦的沉積材料表面，例如旋涂，則該層間介電質102于其沉積后的平坦化可被省略。
[0033]于該層間介電質102中，可提供溝槽103。該溝槽103可通過光刻(photolithography)和蝕刻技術而形成。于一些具體實施例中，除了該溝槽103外，一個或多個接觸通孔可被形成于該層間介電質102中，當以導電材料填充時，可在將形成于該溝槽103中的導電線和較低互連層中的導電線和/或該襯底中的電路元件之間提供電性接連。和該溝槽103相似，該接觸通孔可通過光刻和蝕刻技術而形成。
[0034]形成該溝槽103和視需要地形成該層間介電質102中的接觸通孔后，擴散阻障層104可被沉積于該半導體結構上方。該擴散阻障層104可包括一層阻障金屬，其適合實質上避免或至少減少銅擴散通過該擴散阻障層104。于一些具體實施例中，該擴散阻障層104可包括鈦、鉭、鎢和/或包括此些金屬中的一種或多種的合金。于其他具體實施例中，該擴散阻障層104可包括金屬氮化物，適合實質上避免或至少減少銅擴散通過該擴散阻障層104，例如氮化鈦、氮化鉭、氮化鎢和/或其混合物。
[0035]該擴散阻障層104不需要為實質上均質的材料層。于其他具體實施例中，該擴散阻障層104可包括多個具有不同組成的子層(sub-layer)，其中該些子層中的一個或多個可包括如上述的金屬和/或金屬氮化物。
[0036]該擴散阻障層104的進一步特征可對應至那些使用于集成電路形成的傳統(tǒng)擴散阻障層，其中，包括銅的導電線被用為提供電路元件間的電性接連。
[0037]為了形成該擴散阻障層104，可使用如化學氣相沉積、物理氣相沉積和/或原子層沉積的沉積技術。
[0038]于該擴散阻障層104上，可設置晶種層106。該晶種層106可直接設置于該擴散阻障層104上，使得在該擴散阻障層104和該晶種層106之間有一介面，其中該晶種層106接觸該擴散阻障層104。
[0039]該晶種層106可包括銅和銅以外的金屬的合金。于一些具體實例中，該銅以外的金屬可包括錳，使得該晶種層106包括銅錳合金。該晶種層106中錳的含量可介于約自0.1至2原子百分率(atomic percent)的范圍中。該晶種層106可具有厚度介于約30至70nm的范圍。
[0040]為了形成該晶種層106，可使用如化學氣相沉積、電漿增強化學氣相沉積和/或物理氣相沉積的沉積技術。于其他具體實施例中，該晶種層106可通過無電電鍍(electroless plating)形成。
[0041]該晶種層106形成之后，導電材料107可被沉積于該晶種層106上。該導電材料107可以實質上純銅的形式提供，或該導電材料107可包括銅合金。于該導電材料106包括銅合金的具體實施例中，該銅合金可為銅和不同于該晶種層106中銅以外金屬的金屬，例如銅和鋁合金。該導電材料107可通過電鍍技術沉積。
[0042]圖2顯示該半導體結構100于制造過程的稍后階段的圖解剖面圖。該導電材料107沉積之后，可執(zhí)行化學機械研磨工藝。于化學機械研磨工藝中，可移除該擴散阻障層104、該晶種層106和該導電材料于該溝槽103之外被沉積于該層間介電質102的頂部表面上的部分。再者，可獲得該半導體結構100實質上平坦的表面。
[0043]之后，可形成覆蓋層208于該半導體結構100上。該覆蓋層208可包括具有銅阻障特性的電性絕緣材料，例如二氧化娃和/或氮氧化娃(silicon oxynitride)。于一些具體實施例中，該覆蓋層208可包括多個子層。例如，于一些具體實施例中，該覆蓋層208可包括含氧化合物(oxygen compound)形成的第一子層,如二氧化娃或氮氧化娃,其被直接提供于該溝槽103中的該導電材料107的表面上，以及其他材料的第二子層，例如氮化娃或娃碳氮化物(silicon carbon nitride),其提供于該第一子層上。此可幫助增加來自該晶種層106的銅以外的金屬的偏析(segregat1n)，如以下所更詳細描述一般。該覆蓋層208可由不同于該擴散阻障層104的材料所形成。
[0044]該覆蓋層208形成后，層間介電質209可形成于該覆蓋層208上。該層間介電質209的特征可對應于上述的該層間介電質102的特征，且對應的方法可用于其形成。
[0045]該層間介電質209形成后，溝槽210、211、212和接觸通孔213、214可形成于該層間介電質209中。為了形成該些溝槽210、211、212和該些接觸通孔213、214，可使用光刻和蝕刻的技術。
[0046]如圖2所示，該溝槽210、211、212可具有實質上平行于第二水平方向110(其延伸垂直于圖2圖式的平面)的伸長方向，且該溝槽103可具有實質上平行于第一水平方向109(其水平地延伸于圖2的剖面圖中)的伸長方向。于其他具體實施例中，該些溝槽103、
210、211、212的伸長方向可以不同方式配置。尤其，于一些具體實施例中，該些溝槽210、
211、212中的一個或多個的伸長方向可被配置成實質上平行于該溝槽103的伸長方向，或