三維集成傳感芯片封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及晶圓級芯片尺寸封裝結(jié)構(gòu)與工藝，具體是涉及一種三維集成傳感芯片封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]傳感芯片或感應(yīng)芯片，如指紋識別傳感芯片、觸摸傳感芯片等因其簡便、實(shí)用性，應(yīng)用領(lǐng)域不斷拓展。功能逐漸強(qiáng)大的智能終端設(shè)備，也開始搭載越來越多的傳感芯片，然而，現(xiàn)在的設(shè)備對于封裝器件短小輕薄有較高的要求，搭載的此類傳感芯片的封裝體積也必將追求最小化。
[0003]但是，傳統(tǒng)的晶圓級傳感芯片尺寸封裝通常采用線焊工藝將傳感芯片與基板相連，具體結(jié)構(gòu)為:傳感芯片具有第一表面和與第一表面相對的第二表面；傳感芯片的第一表面上具有感應(yīng)區(qū)及若干個(gè)第一焊墊，第一焊墊與感應(yīng)區(qū)之間通過金屬線路電連接；基板上具有與傳感芯片對應(yīng)的第二焊墊，傳感芯片與基板相連時(shí)，傳感芯片第一表面的第一焊墊與基板上對應(yīng)的第二焊墊通過焊線電連接。這種形式的傳感芯片封裝結(jié)構(gòu)，傳感芯片和基板的打線很容易受到擠壓而斷裂，且打線上方不可再放置其他介質(zhì)層，影響了產(chǎn)品的封裝良率，也降低了產(chǎn)品的可靠性。由于焊線工藝的限制，此工藝完成的傳感芯片封裝厚度較大，無法滿足封裝體積追求最小化的要求。此外，該封裝結(jié)構(gòu)不利于結(jié)合其他功能芯片，傳感芯片使用功能單一。

【發(fā)明內(nèi)容】

[0004]為了解決上述技術(shù)問題，本發(fā)明提出一種三維集成傳感芯片封裝結(jié)構(gòu)及封裝方法，該封裝結(jié)構(gòu)能夠降低封裝厚度，滿足傳感芯片小型化發(fā)展的要求；且該封裝結(jié)構(gòu)中特有的凹槽結(jié)構(gòu)和整體塑封，能夠更好的結(jié)合其他功能芯片，增強(qiáng)芯片的使用功能和可靠性；該封裝方法利用晶圓級芯片尺寸封裝技術(shù)，先進(jìn)行整體封裝，再將晶圓切割成單顆芯片，降低了生產(chǎn)成本。
[0005]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]一種三維集成傳感芯片封裝結(jié)構(gòu)，包括具有相對的第一表面和第二表面的傳感芯片，所述第一表面具有感應(yīng)區(qū)和位于所述感應(yīng)區(qū)周邊的若干個(gè)第一焊墊，若干個(gè)所述第一焊墊電連接所述感應(yīng)區(qū)；所述第一表面上形成有暴露所述感應(yīng)區(qū)的第一塑封層；所述第二表面與每個(gè)所述第一焊墊相對的位置形成有第一凹槽，所述第二表面與所述感應(yīng)區(qū)相對的位置形成有第二凹槽，所述第二凹槽的底部形成有第三凹槽，且所述第三凹槽的開口小于所述第二凹槽的底部面積，所述第二表面、所述第二凹槽的內(nèi)壁、所述第三凹槽的內(nèi)壁和所述第一凹槽的內(nèi)壁上形成有絕緣層，并使每個(gè)所述第一凹槽對應(yīng)的第一焊墊暴露出來，所述第一凹槽內(nèi)的所述絕緣層上及暴露出的所述第一焊墊的位置形成有金屬布線層，并使所述第三凹槽內(nèi)的絕緣層暴露出來；所述第三凹槽內(nèi)設(shè)有功能芯片，所述功能芯片電連接于所述第二凹槽內(nèi)壁上的金屬布線層；所述金屬布線層外形成有保護(hù)層。
[0007]作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一塑封層遮蓋住所述感應(yīng)區(qū)，遮蓋住所述感應(yīng)區(qū)的第一塑封層具有設(shè)定厚度。
[0008]作為本發(fā)明的進(jìn)一步改進(jìn)，暴露的所述感應(yīng)區(qū)上設(shè)有保護(hù)蓋。
[0009]作為本發(fā)明的進(jìn)一步改進(jìn)，所述功能芯片通過線焊的方式與所述第二凹槽內(nèi)壁上的金屬布線層電連接。
[0010]作為本發(fā)明的進(jìn)一步改進(jìn)，所述保護(hù)層為第二塑封層或絕緣防護(hù)層，所述保護(hù)層為第二塑封層時(shí)，所述功能芯片及其與所述第二凹槽內(nèi)壁上的金屬布線層之間的打線埋入所述第二塑封層內(nèi)。
[0011]作為本發(fā)明的進(jìn)一步改進(jìn)，另設(shè)有基板，所述第二表面上的金屬布線層電連接所述基板。
[0012]作為本發(fā)明的進(jìn)一步改進(jìn)，所述基板上具有若干個(gè)第二焊墊，所述第二表面上的金屬布線層上形成有對應(yīng)所述第二焊墊的焊球，所述傳感芯片與所述基板通過焊球與第二焊墊倒裝焊連接。
[0013]作為本發(fā)明的進(jìn)一步改進(jìn)，所述保護(hù)層為絕緣防護(hù)層時(shí)，它與所述基板之間填充有底部填充膠。
[0014]一種三維集成傳感芯片封裝結(jié)構(gòu)的封裝方法，包括如下步驟:
[0015]a、準(zhǔn)備一具有若干個(gè)傳感芯片單元的晶圓，每個(gè)所述傳感芯片單元具有第一表面和與第一表面相對的第二表面；所述傳感芯片單元的第一表面上具有感應(yīng)區(qū)和位于所述感應(yīng)區(qū)周邊的若干第一焊墊，若干個(gè)所述第一焊墊電連接所述感應(yīng)區(qū)；
[0016]b、在所述晶圓的所述第一表面形成一層暴露每個(gè)所述感應(yīng)區(qū)的第一塑封層；
[0017]C、對所述晶圓的所述第二表面進(jìn)行減??；
[0018]d、在所述晶圓的第二表面上與每個(gè)傳感芯片單元的第一焊墊相對的位置刻出第一凹槽，在所述晶圓的第二表面與每個(gè)傳感芯片單元的感應(yīng)區(qū)相對的位置刻出第二凹槽，并在每個(gè)第二凹槽的底部刻出第三凹槽，并使所述第三凹槽的開口小于所述第二凹槽的底部面積；
[0019]e、在步驟d形成的所述晶圓的第二表面、每個(gè)所述第二凹槽的內(nèi)壁、每個(gè)所述第三凹槽的內(nèi)壁和每個(gè)所述第一凹槽的內(nèi)壁上覆蓋一層絕緣層，并使每個(gè)所述第一凹槽對應(yīng)的第一焊墊暴露出來；
[0020]f、在步驟e形成的所述絕緣層上及暴露出的所述第一焊墊的位置鋪設(shè)一層金屬布線層，并暴露出所述第三凹槽內(nèi)的絕緣層；
[0021]g、在步驟f暴露出的每個(gè)第三凹槽內(nèi)的絕緣層上固定至少一功能芯片，并使所述功能芯片電連接于所述第二凹槽底部上的金屬布線層；
[0022]h、在步驟f形成的金屬布線層外形成一層保護(hù)層，并在每個(gè)傳感芯片的第二表面的保護(hù)層上留有若干開口；
[0023]1、在步驟h形成的每個(gè)開口處植焊球；
[0024]j、對晶圓進(jìn)行切割，形成單個(gè)的傳感芯片封裝結(jié)構(gòu)。
[0025]作為本發(fā)明的進(jìn)一步改進(jìn)，步驟h形成的保護(hù)層為在金屬布線層外形成的一層第二塑封層，且所述功能芯片埋設(shè)于所述第二塑封層內(nèi)。
[0026]本發(fā)明的有益效果是:本發(fā)明提供一種三維集成傳感芯片封裝結(jié)構(gòu)及封裝方法，通過在傳感芯片的第二表面上形成與第一表面的第一焊墊的相對的第一凹槽，并在第一凹槽內(nèi)形成金屬布線層，能夠?qū)鞲行酒谝槐砻娴牡谝缓笁|的電性引到傳感芯片的第二表面，這樣，在與基板上的第二焊墊進(jìn)行連接時(shí)，可以通過焊球與焊墊的倒裝焊工藝，代替打線的線焊工藝，因此，能夠達(dá)到縮小傳感芯片的封裝體積，滿足傳感芯片小型化發(fā)展的要求的目的。且通過在傳感芯片的第二表面上形成與傳感芯片的感應(yīng)區(qū)相對的第二凹槽和第三凹槽，并將金屬布線層引至第二凹槽的底部，能夠?qū)崿F(xiàn)在第三凹槽內(nèi)設(shè)置其他的功能芯片，并實(shí)現(xiàn)功能芯片與金屬布線層的電連接，達(dá)到更好的結(jié)合其他功能芯片，增強(qiáng)傳感芯片的使用功能和可靠性的同時(shí)，可降低封裝厚度目的。此外，該封裝結(jié)構(gòu)對傳感芯片整體外圍進(jìn)行塑封或設(shè)置保護(hù)層(含底部填充膠)，進(jìn)一步增加了芯片的可靠性。該封裝方法利用晶圓級芯片尺寸封裝(WLP)技術(shù)，先進(jìn)行整體封裝，再將晶圓切割成單顆芯片，降低了整體成本。
【附圖說明】
[0027]圖1為本發(fā)明實(shí)施例1步驟a后的晶圓結(jié)構(gòu)示意圖；
[0028]圖2為本發(fā)明實(shí)施例1在步驟a后形成保護(hù)蓋的晶圓結(jié)構(gòu)示意圖；
[0029]圖3為本發(fā)明實(shí)施例1步驟b后的晶圓結(jié)構(gòu)示意圖；
[0030]圖4為本發(fā)明實(shí)施例1步驟c后的晶圓結(jié)構(gòu)示意圖；
[0031]圖5為本發(fā)明實(shí)施例1步驟d后的晶圓結(jié)構(gòu)示意圖；
[0032]圖6為本發(fā)明實(shí)施例1步驟e后的晶圓結(jié)構(gòu)示意圖；
[0033]圖7為本發(fā)明實(shí)施例1步驟f后的晶圓結(jié)構(gòu)示意圖；
[0034]圖8為本發(fā)明實(shí)施例1步驟g后的晶圓結(jié)構(gòu)示意圖；
[0035]圖9為本發(fā)明實(shí)施例1步驟h后的晶圓結(jié)構(gòu)示意圖；
[0036]圖10為本發(fā)明實(shí)施例1步驟i后的晶圓結(jié)構(gòu)示意圖；
[0037]圖11為本發(fā)明實(shí)施例1步驟j后的晶圓分割成單個(gè)傳感芯片封裝結(jié)構(gòu)的示意圖；
[0038]圖12為本發(fā)明實(shí)施例1中基板結(jié)構(gòu)示意圖；
[0039]圖13為本發(fā)明實(shí)施例1三維集成傳感芯片封裝結(jié)構(gòu)示意圖；
[0040]圖14為本發(fā)明實(shí)施例2三維集成傳感芯片封裝結(jié)構(gòu)示意圖。
[0041]結(jié)合附圖，作以下說明:
[0042]1--傳感芯片 101--第一表面
[0043]102--