專利名稱：存儲單元裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失型數(shù)據(jù)儲存的存儲單元裝置。
多種多樣的存儲單元裝置用于非易失型數(shù)據(jù)儲存，其中存儲單元各自包含一只傳統(tǒng)的MOS晶體管，該MOS晶體管除了具有一個控制柵外還具有一個浮動?xùn)拧Ｔ诟訓(xùn)派蟽Υ嫦喈?dāng)于應(yīng)儲存信息的電荷(參閱S.M.Sze，Semiconductor Devices(半導(dǎo)體器件)，J.Wileg 1985年，第490頁)。這類存儲單元也稱為EEPROM單元。它可以電編程。當(dāng)然為了寫入數(shù)據(jù)達(dá)到20ms的時間常數(shù)是必要的。該存儲器只有限制地重新編程，即約106周期。
此外，已知存儲單元(參閱H.N.Lee等，Ext.Abstr.Int.Conf.Solid State Devices and Materials(固體器件與材料)，1997年，第382到383頁)，其中，為了非易失數(shù)據(jù)儲存，存儲單元各自配備一只鐵電場效應(yīng)晶體管。鐵電晶體管如一只MIS晶體管一樣，具有源極、漏極、柵介電體和柵極，其中柵介電體包含一鐵電層。鐵電層可以占有兩種不同的極化態(tài)，每一種態(tài)將分配給一數(shù)字信息的邏輯值。通過加足夠高的電壓，可改變鐵電層的極化態(tài)。在用硅工藝技術(shù)集成鐵電晶體管時，在硅襯底表面和鐵電層之間插入一層保護(hù)界面特性的介質(zhì)中間層。
在存儲單元編程時，加在硅襯底和柵極之間的電壓的一部分降在中間層上。
為了避免界面的技術(shù)上的障礙，建議(參閱Y.Katoh等，Symp.VLSITechnol.(超大規(guī)模集成技術(shù)論文集，1996年，第56到57頁)應(yīng)用一只MOS晶體管作存儲單元，其柵極與一只鐵電電容器串聯(lián)。在該存儲單元內(nèi)在柵極上加一與鐵電電容器的鐵電層的極化態(tài)有關(guān)的電壓。在該存儲單元內(nèi)要求不允許在柵極和鐵電電容器之間的連接有電荷流，因?yàn)榉駝t儲存的信息會丟失，并且用于非易失數(shù)據(jù)儲存的保存時間不夠。
本發(fā)明的任務(wù)是提供一種適用于非易失數(shù)據(jù)儲存的存儲單元的裝置，它比EEPROM裝置可更頻繁再編程，并且其中數(shù)據(jù)保存時間與泄漏電流無關(guān)。
本任務(wù)通過根據(jù)權(quán)利要求1的存儲單元裝置解決。本發(fā)明的進(jìn)一步擴(kuò)展源自從屬權(quán)利要求。
存儲單元裝置具有在半導(dǎo)體襯底上集成許多存儲單元，它們各自包含一只選擇晶體管、一只存儲晶體管和一只鐵電電容器。選擇晶體管和存儲晶體管串聯(lián)。鐵電電容器連接在與存儲晶體管的第二連接端相連的選擇晶體管的第一連接端和存儲晶體管的控制極之間。
存儲單元是可各經(jīng)一字線控制的，經(jīng)該字線接入選擇晶體管。如果接入了選擇晶體管，則加在選擇晶體管上的電位直接加到存儲晶體管和鐵電電容器上。隨后依據(jù)鐵電電容器的鐵電層的極化情況，接入或不接入存儲晶體管。應(yīng)檢測的信號電平與加在選擇晶體管上的電平有關(guān)。因此根據(jù)自放大的存儲單元的類型建立存儲單元。
信息是以鐵電層的極化形式儲存的。極化可以任意多次轉(zhuǎn)換。如果存儲單元通過控制相應(yīng)的字線進(jìn)行選擇，則一固定電位經(jīng)選擇晶體管加到鐵電電容器上。根據(jù)鐵電層的極化，一種與儲存信息有關(guān)的電壓加到存儲電容器的柵極上。反之，如果該存儲單元未被選擇，則電位可以經(jīng)可能的泄漏電流對選擇晶體管的第一端平衡張弛。這時信息并不丟失。只是經(jīng)選擇晶體管的開啟，鐵電電容器重新加上一確定的電位，并且在存儲晶體管上重新加一電壓。
MOS晶體管優(yōu)先分別用作選擇晶體管和存儲晶體管。隨后存儲晶體管的控制極是柵極，選擇晶體管經(jīng)其柵極與字線相連。選擇晶體管和存儲晶體管串聯(lián)在位線和基準(zhǔn)線之間?；鶞?zhǔn)線和位線并行走向。通過布線確定這些導(dǎo)線之一是否作為一位線或基準(zhǔn)線用。
鐵電電容器具有一鐵電層，它安排在兩電容器電極之間。
為了將信息寫入該存儲單元，把提高的電壓加到位線和基準(zhǔn)線之間，使得鐵電層改變極化。這時調(diào)整鐵電電容器電容和存儲晶體管柵極電容之比基本上為1∶1是有利的。因?yàn)殍F電電容器鐵電層(例如SBT＝鉭酸鍶鉍)對晶體管的介電層(例如用標(biāo)準(zhǔn)硅工藝技術(shù)制造的SiO2)的介電常數(shù)比約為100比1，所以在電容器和晶體管柵極相同面積情況下，人們獲得具有極差條件的分壓器。但是兩元件的表面部分應(yīng)優(yōu)先盡可能小，并從而大體上是相同的。有許多可能性仍可以改善分壓器的電容比。鐵電層的介電常數(shù)可以通過合適選擇沉積條件，例如更低的溫度安排或在SBT情況下通過添加少量的鈮而降低。因此鐵電電容器的電容下降。
另一方面，通過例如CeO2，ZrO2或極薄的氮化的氧化硅用作晶體管柵介質(zhì)的方式，在晶體管范圍內(nèi)也可以提高柵極電容，因此可以達(dá)到，與傳統(tǒng)的SiO2相比，在可比較的層厚情況下，大大提高晶體管的柵極電容，(對CeO2例如提高5倍)。
此外，通過使鐵電電容器的鐵電層的層厚超過晶體管的介電層層厚約50倍的方式，可以彼此合適地調(diào)整電容。
為了增大在存儲晶體管的柵極和溝道區(qū)之間的電容，如此設(shè)計存儲晶體管的源/漏極區(qū)之一，使得與存儲晶體管的柵極搭接是有利的。這時在存儲晶體管的第1源/漏極區(qū)和柵極之間搭接面積至少為柵極面積的10％。
存儲晶體管優(yōu)先經(jīng)第一連接端與基準(zhǔn)線連接，并且在存儲晶體管的柵極和基準(zhǔn)線之間連接一只電阻。在這種裝置內(nèi)用時間標(biāo)度分開讀出過程和寫/讀存儲器寫過程。為了信息的讀出，選擇存儲單元，并且在與鐵電電容器的電阻和電容有關(guān)的時間期間，在存儲晶體管的柵極上加一電壓。在該時間期間讀出信息。在該時間結(jié)束后，電壓直接加到鐵電電容器上，所以可以改變鐵電層的極化。在該結(jié)構(gòu)中每種電阻都適合作電阻。它可以具有歐姆特性曲線。然而沒有歐姆特性曲線的電阻也適合。尤其是該電阻也可以通過一薄介電層實(shí)現(xiàn)，該介電層通過隧道效應(yīng)可以流過載流子。這種電阻也稱為隧道電阻。在這種結(jié)構(gòu)中基準(zhǔn)線與0伏相連，位線與供電電壓相連。時間常數(shù)是可以通過電阻和電容調(diào)整的。
作半導(dǎo)體襯底尤其是包含單晶硅的襯底，尤其是單晶硅片，SOI襯底或SIC襯底是適合的。
用作鐵電電容器的鐵電層中，此外可用鉭酸鍶鉍(SBT)，鈦酸鉛鋯(PZT)，鈮酸鋰(LiNbO3)或鈦酸鋇鍶(BST)。
本發(fā)明依靠用附圖示出的實(shí)施例詳細(xì)說明如下。


圖1示出具有一只選擇晶體管、一只存儲晶體管和一只鐵電電容器的存儲單元。
圖2示出對圖1所示存儲單元的工藝上的實(shí)施例。
圖3示出具有一只選擇晶體管、一只存儲晶體管、一只鐵電電容器和一只電阻的存儲單元。
存儲晶體管ST的第一連接端AS1與基準(zhǔn)線RL相連(參閱圖1)。存儲晶體管的第二連接端AS2與選擇晶體管AT的第一連接端AA1相連。選擇晶體管的第二連接端AA2與位線BL相連。選擇晶體管AT的柵極GA與字線WL相連。存儲晶體管ST的柵極GS與鐵電電容器的第1電容器電極KE1相連。鐵電電容器除了包含第1電容器電極KE1外，還包含一鐵電層FS和與選擇晶體管AT的第一連接端AA1相連的第2電容器電極KE2。
為了由選擇晶體管AT、存儲晶體管ST和鐵電電容器構(gòu)成的存儲單元運(yùn)行，為了讀出數(shù)據(jù)，把電壓加在位線BL和基準(zhǔn)線RL之間。經(jīng)字線WL接入選擇晶體管AT。因此，加在位線上的電位加到存儲晶體管ST的第二連接端AS2上和第2電容器電極KE2上。加在存儲晶體管ST的柵極GS上的電位與鐵電層FS的極化有關(guān)。為了讀出分配給鐵電層FS極化的信息，要估計在位線BL和基準(zhǔn)線RL之間是否有電流流過。為了讀出信息，下述電平加在位線BL，基準(zhǔn)線RL和字線WL，基準(zhǔn)線RLVdd/0，位線BL0/Vdd，字線WLVdd＋Vt。這時Vdd是供電電壓，Vt是選擇晶體管的閾值電壓。通常把加在字線上的電壓提高Vt稱為升壓。
為了在該存儲單元內(nèi)儲存信息，在位線BL和基準(zhǔn)線之間加較高的電壓，所以經(jīng)鐵電電容器在接入的選擇晶體管AT的情況下加上足夠用于改變鐵電層FS極化方向的電壓。
為了在該存儲單元內(nèi)存儲信息加下述電平，位線BL0或Vdd，基準(zhǔn)線RL2Vdd或-Vdd，字線WLVdd或Vdd＋Vt。這時假定鐵電電容器的電容為例如5fF/μm2，存儲晶體管的柵極GS例如為5fF/μm2。
為了能夠在基準(zhǔn)線RL上加負(fù)電壓，則必須在加負(fù)電壓的槽內(nèi)存在與基準(zhǔn)線連接的區(qū)域2，該負(fù)電壓約等于在基準(zhǔn)線RL上的負(fù)電壓。該槽由具有與第1源/漏極區(qū)2的摻雜類型相反摻雜類型的半導(dǎo)體材料制成。在對存儲單元占主的n溝道MOS技術(shù)情況下，第1源/漏極區(qū)2具有n型摻雜，而槽具有p型摻雜。
在邏輯態(tài)編程時，在鐵電材料上應(yīng)達(dá)到電場必要的轉(zhuǎn)換的另一可能途徑為在基準(zhǔn)線上加電壓2Vdd或0伏，在位線上加0或2Vdd。這意味著在位線上加2Vdd電壓時，必須制作選擇晶體管AT的柵氧化物，其厚度設(shè)計滿足字線上加電壓2Vdd＋Vt的要求，以便電壓2Vdd可以從位線接通到鐵電電容器上。Vt表示選擇晶體管AT的閾值電壓。
在由單晶硅制成的半導(dǎo)體襯底1內(nèi)制作存儲單元(參閱圖2)。在半導(dǎo)體襯底1內(nèi)配有第1源/漏極區(qū)2，公共源/漏極區(qū)3和第2源/漏極區(qū)4。在第1源/漏極區(qū)2和公共源/漏極區(qū)3之間，在半導(dǎo)體襯底1表面上安排第1柵氧化物5和存儲晶體管ST的柵極GS。柵氧化物5具有4到12nm的厚度。存儲晶體管ST的柵極GS包含具有摻雜濃度＞1020cm-3和厚度100到200nm的n摻雜多晶硅。柵極GS的表面上安排例如由厚度從10到50nm的TiN構(gòu)成的第1壁壘層6，其上安排由厚度從20到200nm的鉑制第1電容器電極KE1。第1電容器電極KE1與由鉭酸鍶鉍(SBT)制或由鈦酸鉛鋯(PZT)制鐵電層鄰接，具有厚度從20到200nm。在背離第1電容器電極KE1的鐵電層FS一側(cè)上安排由厚度從20到200nm的鉑制第2電容器電極KE2。第2電容器電極KE2具有厚度從10到50nm的TiN制第2壁壘層7。
第1柵氧化物5，存儲晶體管ST的柵極GS，第1壁壘層6，第1電容器電極KE1，鐵電層FS，第2電容器電極KE2和第2壁壘層7具有公共側(cè)面，該側(cè)面配有由SiO2制絕緣側(cè)墻8。
在公共源/漏極區(qū)3和第2源/漏極區(qū)4之間，在半導(dǎo)體襯底1的表面安排上厚度4到12nm的第2柵氧化物9和選擇晶體管AT的柵極GA。選擇晶體管AT的柵極GA和第2柵氧化物具有公共側(cè)面，該側(cè)面配有由SiO2制絕緣側(cè)墻10。
一根由摻雜多晶硅制導(dǎo)電連接11從公共源/漏極區(qū)3到達(dá)第2壁壘層7的表面。經(jīng)該導(dǎo)電連接11，第2電容器電極KE2和公共源/漏極區(qū)3彼此電連接。
在選擇晶體管AT的斷開狀態(tài)，加在第2電容器電極KE2上的電位經(jīng)公共源/漏極區(qū)3張弛。在接入選擇晶體管AT時，公共源/漏極區(qū)3又移到由位線BL預(yù)定的電位上。因此，即使經(jīng)在存儲晶體管ST的柵極GS和第1電容器電極KE1之間的連接線通過泄漏電流出現(xiàn)電荷流動，在存儲單元內(nèi)信息也不會丟失。
在另一實(shí)施例中，存儲晶體管ST’和選擇晶體管AT’串聯(lián)在基準(zhǔn)線RL’和位線BL’之間。這存儲晶體管的第一連接端AS1’與基準(zhǔn)線RL’相連，存儲晶體管ST’的第二連接端AS2’與選擇晶體管AT’的第一連接端AA1’相連。在存儲晶體管ST’的柵極和存儲晶體管ST’的第一連接端之間接電阻值為R的電阻。
此外存儲單元具有一只鐵電電容器，后者包含第1電容器電極KE1’，鐵電層FS’和第2電容器電極KE2’。第1電容器電極KE1’與存儲晶體管ST’的柵極GS’相連。第2電容器電極KE2’與選擇晶體管AT’的第一連接端AA1’相連。在存儲晶體管ST’的柵極和存儲晶體管ST’的第一連接端之間接電阻值R的電阻。
在存儲單元運(yùn)行時，經(jīng)字線WL’和選擇晶體管AT’的柵極GA’選擇存儲單元。通過接入選擇晶體管AT’，加在字線和基準(zhǔn)線之間的電壓加在存儲晶體管ST’的第一連接端AS1’和第二連接端AS2’之間，這時位線加1.5到3.3伏的供電電壓VDD，基準(zhǔn)線RL’加0伏。
在大約RC的時間期間，其中R是電阻R’的電阻值，C是1到3fF的電容，與在存儲晶體管ST’的第二連接端AS2’和鐵電層FS’的極化有關(guān)的供電電壓VDD加到存儲晶體管S’的柵極GS’上。在較長的時間后，鐵電層的表面電荷經(jīng)電阻流掉，所以供電電壓在鐵電電容器上降落。因此在大于RC的時間內(nèi)，電壓加到供電電容器上，為了寫入，即改變鐵電層FS’的極化應(yīng)用該電壓。
時間常數(shù)RC為10到50ns。
權(quán)利要求
1.存儲單元裝置，—其中，集成在半導(dǎo)體襯底(1)內(nèi)有許多存儲單元，它們各自具有一只選擇晶體管(AT)、一只存儲晶體管(ST)和一只鐵電電容器(KE1，F(xiàn)S，KE2)，—其中，選擇晶體管(AT)和存儲晶體管(ST)經(jīng)選擇晶體管(AT)的第一連接端(AA1)串聯(lián)?！渲?，鐵電電容器(KE1，F(xiàn)S，KE2)連接在選擇晶體管(AT)的第一連接端(AA1)和存儲晶體管(ST)的控制極(GS)之間。
2.根據(jù)權(quán)利要求1的存儲單元裝置，—其中，選擇晶體管(AT)和存儲晶體管(ST)各自為MOS晶體管結(jié)構(gòu)，—其中，選擇晶體管(AT)的柵極(GA)與字線(WL)相連，—其中，選擇晶體管(AT)和存儲晶體管(ST)串聯(lián)在位線(BL)和基準(zhǔn)線(RL)之間。
3.根據(jù)權(quán)利要求2的存儲單元裝置，—其中，存儲晶體管(ST)經(jīng)第一連接端與基準(zhǔn)線(RL)相連，—其中，在存儲晶體管(ST’)的控制極(GS’)和基準(zhǔn)線(RL’)之間接一電阻(R’)。
4.根據(jù)權(quán)利要求1到3之一的存儲單元裝置，—其中，鐵電電容器有第1電極(KE1)、鐵電層(FS)和第2電極(KE2)，—其中，鐵電層包含鉭酸鍶鉍(SBT)，鈦酸鉛鋯(PZT)，鈮酸鋰(LiNbO3)或鈦酸鋇鍶(BST)。
5.根據(jù)權(quán)利要求1到4之一的存儲單元裝置，其中，存儲晶體管(ST)具有與第一連接端(AS1)相連，并與存儲晶體管(ST)的控制極(GS)搭接的第1源/漏極區(qū)(2)。
6.根據(jù)權(quán)利要求5的存儲單元裝置，其中，在第1源/漏極區(qū)(2)和存儲晶體管(ST)的控制極(GS)之間的搭接至少為控制極(GS)面積的10％。
7.根據(jù)權(quán)利要求1到6之一的存儲單元裝置，其中，鐵電電容器的電容和存儲晶體管(ST)的控制極(GS)的電容之比大體上為1。
全文摘要
存儲單元裝置的存儲單元各自具有一只選擇晶體管(AT)、一只存儲晶體管(ST)和一只鐵電電容器。選擇晶體管(AT)和存儲晶體管串聯(lián)。鐵電電容器連接在存儲晶體管(ST)的控制極(GS)和選擇晶體管(AT)的第一連接端(AA1)之間。
文檔編號H01L21/8246GK1328700SQ99813121
公開日2001年12月26日 申請日期1999年9月23日 優(yōu)先權(quán)日1998年11月10日
發(fā)明者T·施勒澤爾, W·克勞特施奈德, F·霍夫曼, T·P·哈尼德 申請人:因芬尼昂技術(shù)股份公司