專利名稱：鐵電晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種鐵電晶體管，它具有兩個(gè)源/漏區(qū)，一個(gè)溝道區(qū)和一個(gè)柵極，其中在柵極和溝道區(qū)之間設(shè)置一個(gè)鐵電材料層。這種晶體管的電導(dǎo)率的改變與鐵電材料層的極化狀態(tài)有關(guān)。對(duì)這種鐵電晶體管從非易失性存儲(chǔ)器角度進(jìn)行了研究。其中將鐵電材料層的兩種不同極化狀態(tài)分配給數(shù)字信息的兩個(gè)不同邏輯值。這類鐵電晶體管的其他應(yīng)用可能性例如是神經(jīng)網(wǎng)絡(luò)。
在這些晶體管中出現(xiàn)這樣的問題，即安置在半導(dǎo)體襯底表面上的鐵電材料顯示出不良的界面特性。此外在鐵電材料的各個(gè)成分與半導(dǎo)體襯底之間出現(xiàn)擴(kuò)散過程。為了減少這些效應(yīng)對(duì)鐵電晶體管電學(xué)特性的影響已提出建議，在鐵電層和半導(dǎo)體襯底之間應(yīng)用一種SiO2中間層(請(qǐng)參閱EP0 566 585 B1)或CeO2，Y2O3或ZrO2中間層(請(qǐng)參閱例如Jpn.J.Appl.Phys.36卷(1977年)5908至5911頁上T.Hirai等人的文章，或Ext.Abst.Int.Conf.SSDM，Hamamatsu，1977年，382至383頁上H.Nyung Lee等人的文章)。這些材料是絕緣的穩(wěn)定氧化物，在鐵電層和半導(dǎo)體襯底表面之間保證足夠良好的界面。
在鐵電晶體管中，該中間層起附加電容的作用，當(dāng)在柵極和半導(dǎo)體襯底之間施加電壓時(shí)，該附加電容減少跨鐵電層的電壓降部分。因此使加在柵極上的電壓對(duì)溝道區(qū)的滲透率變壞。因此，在鐵電晶體管中，通過在鐵電層上施加足夠大的電壓，以便改變鐵電材料的極化來存儲(chǔ)信息時(shí)，在鐵電層上的所施加的電壓的只有一部分下降。
因此，作為本發(fā)明基礎(chǔ)的問題是，提出一種鐵電晶體管及制造這種晶體管的一種方法，在此方法上在柵極上施加電壓的滲透率與已知解決方法相比在沒有損傷界面的情況下得到改善。
根據(jù)本發(fā)明，此問題通過按照權(quán)利要求1所述的一種鐵電晶體管及通過按照權(quán)利要求9所述的這種晶體管的一種制造方法解決。本發(fā)明的其他擴(kuò)展由從屬權(quán)利要求獲得。
該鐵電晶體管在半導(dǎo)體襯底中有兩個(gè)源/漏區(qū)及一個(gè)安排在其間的溝道區(qū)。在溝道區(qū)的表面安排一個(gè)金屬中間層，此中間層與半導(dǎo)體襯底形成一個(gè)肖特基二極管。在此金屬中間層表面安排在其表面上安排了柵極的鐵電層。因此該鐵電晶體管具有MESFET的結(jié)構(gòu)，而MESFET的柵極是通過鐵電絕緣體與真正的金屬半導(dǎo)體接觸分開的。
舉例說，可以如下運(yùn)行存儲(chǔ)單元為了讀出信息在晶體管的柵極上施加這種方向的電壓短脈沖(例如幾個(gè)ns)，使得反向運(yùn)行肖特基接觸。這樣選擇這個(gè)電壓脈沖的大小和持續(xù)時(shí)間，使它足以使得鐵電層轉(zhuǎn)變極化(持續(xù)時(shí)間的量級(jí)是ns)，而另一方面，使它不足以使得通過在反向工作的肖特基接觸允許與轉(zhuǎn)變極化過程對(duì)應(yīng)的電荷ΔQ，或與介電部分對(duì)應(yīng)的電荷Q流動(dòng)。
由此可以達(dá)到，在脈沖持續(xù)期間在肖特基接觸上的加在柵極上的電壓的一部分下降。
在加電壓脈沖時(shí)，必須區(qū)分兩種情況1.如果在電壓脈沖開始時(shí)，鐵電層的極化方向是這樣的，該極化方向?qū)⑼ㄟ^電壓脈沖而轉(zhuǎn)換，這樣該電壓在柵極和半導(dǎo)體之間起初將下降-即對(duì)于轉(zhuǎn)換極化過程的持續(xù)期間-然后才是恒定的。
2.如果相反，已經(jīng)在加在柵極上的電壓脈沖開始時(shí)，鐵電層是在此電壓的方向極化的，則鐵電層就表現(xiàn)為近似于純介電層，就是說脈沖持續(xù)期間Δt在柵極與半導(dǎo)體之間降落的電壓是恒定的。
如果將晶體管溝道區(qū)中的摻雜適當(dāng)?shù)剡x擇，那么就有可能用在肖特基接觸上下降的部分電壓，在柵極上控制晶體管，就是說開啟或關(guān)閉晶體管，依據(jù)在此涉及的是否是常斷(自阻斷)或常合(自導(dǎo)通)晶體管。
于是，在脈沖持續(xù)期間通過晶體管溝道流過的電荷量，在常斷晶體管的情況下，在情況1中少于在情況2中。對(duì)于常合晶體管得到相反的結(jié)果。通過在脈沖持續(xù)期間這些電荷量的積累，有可能評(píng)估所存儲(chǔ)的信息。
如果通過讀出過程已寫入的信息已遭破壞[情況1]，則必須隨后將其重新寫入存儲(chǔ)單元。
在存儲(chǔ)單元中寫入或清除信息，可以通過柵極和半導(dǎo)體之間的比讀出信息較大的電壓進(jìn)行，這將引起較大的電流通過裝置的肖特基接觸(既在正向也在反向上)，使得在其上面的壓降在短時(shí)間之后變?yōu)榱?，以及在電極和半導(dǎo)體或金屬層(半導(dǎo)體和金屬層具有同一電位)之間的整個(gè)電壓在鐵電層上下降。
另可選擇地，信息的寫入或清除也可以經(jīng)另外的、比讀出較長(zhǎng)的時(shí)間刻度進(jìn)行，使得在較長(zhǎng)的脈沖持續(xù)期間可以通過肖特基接點(diǎn)流過更多電荷，并且因此在短時(shí)間(例如幾拾ns)之后，在此情況下，在肖特基接觸上也不再有電壓降。
存儲(chǔ)單元的其他運(yùn)行方式是可能的。
因此，在這種鐵電晶體管中，不僅在存入信息時(shí)而且在清除信息時(shí)，在已知的鐵電晶體管中存在的，在半導(dǎo)體襯底和鐵電層之間的附加電容消失了。同時(shí)，在鐵電層和半導(dǎo)體表面之間避免直接接觸。
在本發(fā)明的范圍內(nèi)的是，安排由Pt、WSi2、Au、或Ti組成的金屬中間層。使用WSi2的優(yōu)點(diǎn)是，在半導(dǎo)體襯底表面上可以制造具有優(yōu)良界面特性的WSi2。
溝道區(qū)表面優(yōu)先用半導(dǎo)體襯底表面終止，而源/漏區(qū)表面是安置在半導(dǎo)體襯底表面之下的。借此避免源/漏區(qū)之間經(jīng)金屬中間層短路。
另可選擇地，這種類型的短路也可以借此防止，即源/漏區(qū)具有一種側(cè)向摻雜分布，使得它們?cè)谥丿B區(qū)與金屬中間層形成肖特基接觸。在這種構(gòu)成中，為避免短路不需要源/漏區(qū)表面的下降。
金屬中間層應(yīng)用鉑的優(yōu)點(diǎn)是，許多鐵電材料很適合淀積在鉑上。結(jié)合鐵電電容器的開發(fā)，研究和優(yōu)化了這種淀積方法。
該中間層優(yōu)先由兩個(gè)分層組成，其中與溝道區(qū)的表面相鄰的第一個(gè)分層由WSi2組成，而與鐵電層鄰界的第二個(gè)分層由鉑組成。借此同時(shí)實(shí)現(xiàn)與半導(dǎo)體襯底的良好界面和鐵電層的良好淀積條件。
所有鐵電材料都適于用作鐵電層。尤其是鐵電層具有鉭酸鍶鉍(SBT)，鈦酸鉛鋯(PZT)，鈮酸鋰(LiNbO3)或鈦酸鋇鍶(BST)。
從鐵電晶體管的耐電壓性能的角度考慮，金屬中間層、鐵電層和柵極具有公共的、配置絕緣側(cè)墻的側(cè)壁是有利的。在此絕緣側(cè)墻由鐵電材料形成是有利的，因?yàn)榻璐吮苊庥捎谂c其他材料的界面對(duì)鐵電層的特性產(chǎn)生不利影響。
這種鐵電晶體管的制造優(yōu)先在硅工藝技術(shù)內(nèi)進(jìn)行。單晶硅片、SOI襯底或SIC襯底是特別適宜作為半導(dǎo)體襯底的。
此外，作為半導(dǎo)體襯底，III-V半導(dǎo)體襯底，例如特別是半絕緣GaAs的GaAs襯底是適宜的。因?yàn)樵诎虢^緣GaAs襯底中多種實(shí)現(xiàn)MESFET，所以在這種技術(shù)中存儲(chǔ)單元可以很好地集成。
為了制造鐵電晶體管，通過淀積和結(jié)構(gòu)化形成一個(gè)與半導(dǎo)體襯底形成肖特基二極管的金屬中間層、一個(gè)鐵電層和一個(gè)柵極。在半導(dǎo)體襯底中柵極的彼此相對(duì)的兩側(cè)上形成源/漏區(qū)。金屬中間層的結(jié)構(gòu)化，既可以通過剝離技術(shù)也可以通過刻蝕技術(shù)實(shí)現(xiàn)。鐵電層可以通過一級(jí)或多級(jí)溶膠-凝膠方法或通過在CVD工藝中淀積和隨后的退火來形成。
下面借助在附圖中示出的實(shí)施例進(jìn)一步說明本發(fā)明。


圖1示出通過鐵電晶體管的截面，晶體管在溝道區(qū)和鐵電層之間具有一金屬中間層。
圖2示出在形成金屬中間層和鐵電層之后的半導(dǎo)體襯底。
圖3示出形成柵極之后的半導(dǎo)體襯底。
在p型摻雜的單晶硅半導(dǎo)體襯底1中安置兩個(gè)源/漏區(qū)2(參閱圖1)。在源/漏區(qū)2之間安置溝道區(qū)3。源/漏區(qū)2是n型摻雜的和具有約1019cm-3到1020cm-3的摻雜濃度。
在溝道區(qū)3的表面安置一個(gè)金屬中間層4，此中間層包括一個(gè)30到50nm厚的WSi2層41和一個(gè)100nm厚的鉑層42。其中WSi2層41與半導(dǎo)體襯底1的表面鄰界。鉑層42安置在WSi2層41之上。
在鉑層42的表面上安置由鉭酸鍶鉍(SBT)或由鈦酸鉛鋯(PZT)組成的鐵電層5。該鐵電層5的厚度是100nm。
在鐵電層5的表面上安置一個(gè)柵極6。該柵極6含有鉑，并具有100nm的厚度。
柵極6、鐵電層5和金屬中間層4具有共同的側(cè)壁，該側(cè)壁達(dá)到半導(dǎo)體襯底1的表面。溝道區(qū)3用半導(dǎo)體襯底1的表面終止，而源/漏區(qū)2的表面安置在半導(dǎo)體襯底1的表面的下方。因此避免源/漏區(qū)2經(jīng)金屬中間層4短路。
在半導(dǎo)體襯底1中，通過絕緣結(jié)構(gòu)7，源/漏區(qū)2與相鄰元件隔離。該絕緣結(jié)構(gòu)7以環(huán)狀形式包圍鐵電晶體管的一個(gè)有源區(qū)。絕緣結(jié)構(gòu)7通過用SiO2充填的淺溝實(shí)現(xiàn)。
為了制造借助圖1所述鐵電晶體管，在半導(dǎo)體襯底1中首先形成絕緣結(jié)構(gòu)7。為此刻蝕一個(gè)完全包圍鐵電晶體管中有源區(qū)的絕緣溝槽，并用絕緣材料填滿(參閱圖2)。另可選擇地，絕緣結(jié)構(gòu)7可以通過LOCOS方法中的局部氧化形成。
隨后，為了形成WSi2層41、鉑層42、鐵電層5和柵極6，在半導(dǎo)體襯底表面上淀積一個(gè)整個(gè)面上的WSi2層41’、一個(gè)整個(gè)面上的鉑層42’、一個(gè)整個(gè)面上的鐵電層5’和另一個(gè)整個(gè)面上的鉑層6’。整個(gè)面上的WSi2層41’通過CVD、整個(gè)面上的鉑層42’和另一個(gè)整個(gè)面上的鉑層6’通過濺射或CVD形成。整個(gè)面上的鐵電層6’在一個(gè)單級(jí)或多級(jí)溶膠凝膠方法中或通過CVD淀積和隨后的在500℃到800℃的退火形成。在隨后的退火中，在鐵電層中產(chǎn)生所希望的鐵電相。這些層41’、42’、5’、6’隨后用一個(gè)共同的掩模(未示出)結(jié)構(gòu)化(參閱圖3)。在此，首先通過用Cl、Ar或由其的混合物從另一個(gè)整個(gè)面上的鉑層6’中形成柵極6。鉑層42和WSi2層41通過用Cl、Ar或CF4的該蝕制造。在此柵極6用膠保護(hù)。該刻蝕將這樣的過刻蝕，使得半導(dǎo)體襯底1的表面在柵極6的側(cè)向反刻蝕5到20nm。
通過注入As對(duì)絕緣結(jié)構(gòu)7自對(duì)準(zhǔn)形成源/漏區(qū)2。從而得到圖1所示結(jié)構(gòu)。
另可選擇地，柵極6由摻雜多晶硅形成。在此情況下在柵極6與鐵電層5之間設(shè)置一個(gè)例如由TiN組成的壁壘層，是適宜的。
如果技術(shù)上必要，柵極6、鐵電層5和金屬中間層4的側(cè)壁可以配置絕緣側(cè)墻，特別是由像鐵電層5同一的鐵電材料構(gòu)成的側(cè)墻。
絕緣側(cè)墻優(yōu)先是由像鐵電層5同一的材料構(gòu)成的，因?yàn)榻璐吮苊庠趹?yīng)用由其他材料構(gòu)成的絕緣側(cè)墻時(shí)可能引起的對(duì)鐵電層5特性的不利影響。
此外在源/漏區(qū)2和溝道區(qū)3之間可以各安置一個(gè)LDD區(qū)(低摻雜漏)，該區(qū)比源/漏區(qū)2有較低的摻雜材料濃度和較小的垂直尺寸。該LDD區(qū)用例如1018cm-3的摻雜材料濃度形成。
權(quán)利要求
1.鐵電晶體管，-其中，在半導(dǎo)體襯底(1)中設(shè)置兩個(gè)源/漏區(qū)(2)和一個(gè)安置在其間的溝道區(qū)(3)，-其中，在溝道區(qū)(3)的表面上安置了一個(gè)金屬中間層(4)，它與半導(dǎo)體襯底(1)形成一個(gè)肖特基二極管，-其中，在金屬中間層(4)的表面上安置了鐵電層(5)，-其中，在鐵電層(5)表面上安置了柵極(6)。
2.根據(jù)權(quán)利要求1的鐵電晶體管，其中，金屬中間層(4)至少含有Pt、WSi2、Au、或Ti材料中的一種材料。
3.根據(jù)權(quán)利要求2的鐵電晶體管，其中，金屬中間層(4)至少在與鐵電層(5)的界面區(qū)域內(nèi)含有鉑。
4.根據(jù)權(quán)利要求1至3之一的鐵電晶體管，其中，溝道區(qū)(3)的表面用半導(dǎo)體襯底表面終止，而源/漏區(qū)(2)的表面安置在半導(dǎo)體襯底(1)表面的之下。
5.根據(jù)權(quán)利要求1至4之一的鐵電晶體管，其中，金屬中間層(4)、鐵電層(5)和柵極(6)具有共同的側(cè)壁，此側(cè)壁配有絕緣側(cè)墻。
6.根據(jù)權(quán)利要求5的鐵電晶體管，其中，絕緣側(cè)墻含有鐵電材料。
7.根據(jù)權(quán)利要求1至6之一的鐵電晶體管，其中，鐵電層(5)含有鉭酸鍶鉍(SBT)、鈦酸鉛鋯(PZT)、鈮酸鋰(LiNbO3)或鈦酸鋇鍶(BST)。
8.根據(jù)權(quán)利要求1至7之一的鐵電晶體管，其中，柵極(6)含有鉑或摻雜的多晶硅，其中，半導(dǎo)體襯底(1)含有硅。
9.鐵電晶體管的制造方法，-其中，在半導(dǎo)體襯底(1)上，通過淀積和結(jié)構(gòu)化，形成一個(gè)與半導(dǎo)體襯底(1)構(gòu)成肖特基二極管的金屬中間層(4)、一個(gè)鐵電層(5)和一個(gè)柵極(6)，-其中，在柵極(6)彼此相對(duì)的兩側(cè)上，在半導(dǎo)體襯底(1)中形成源/漏區(qū)(2)。
10.根據(jù)權(quán)利要求9的方法，-其中，金屬中間層(4)、鐵電層(5)和柵極(6)構(gòu)成具有共同的側(cè)壁，-其中，在該側(cè)壁上形成絕緣側(cè)墻(8)。
11.根據(jù)權(quán)利要求10的方法，其中，構(gòu)成具有LDD分布的源/漏區(qū)(2)。
全文摘要
鐵電晶體管在半導(dǎo)體襯底(1)中具有兩個(gè)源/漏區(qū)(2)和一個(gè)安置在其間的溝道區(qū)(3)。在溝道區(qū)(3)的表面上安置了一個(gè)金屬中間層(4),中間層與半導(dǎo)體襯底(1)形成肖特基二極管,并且在中間層表面上安置了鐵電層(5)和柵極(6)。鐵電晶體管的制造用硅工藝技術(shù)的步驟實(shí)現(xiàn)。
文檔編號(hào)H01L29/47GK1332889SQ99812986
公開日2002年1月23日 申請(qǐng)日期1999年11月3日 優(yōu)先權(quán)日1998年11月4日
發(fā)明者T·P·哈尼德爾, J·維勒, G·布勞恩, T·施萊澤爾 申請(qǐng)人:因芬尼昂技術(shù)股份公司