專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，更詳細(xì)地說，涉及由新的ROM單元陣列結(jié)構(gòu)構(gòu)成的半導(dǎo)體裝置及其制造方法。
迄今為止，作為掩模ROM(MROM)的NOR型存儲單元，如圖7和圖8中所示那樣，使用了結(jié)構(gòu)單純且制造容易的平單元(flat cell)結(jié)構(gòu)。通常將這樣的平單元結(jié)構(gòu)的MROM的單位存儲單元稱為單漏(single drain)型存儲單元，該存儲單元由MOS晶體管構(gòu)成，該MOS晶體管由利用包含高濃度雜質(zhì)的擴(kuò)散層形成的相鄰的2條位線31和與其交叉的由多晶硅膜形成的字線32構(gòu)成。
這樣的存儲單元用低閾值電壓(例如，Vth＝0.5V)或比電源電壓高的閾值電壓(例如，Vth＝5V，電源電壓Vdd＝3V)來進(jìn)行編程，例如，如圖9的等效電路圖中所示那樣，與選擇晶體管QBTOP、QBBOT連接，構(gòu)成NOR型ROM陣列。
一般來說，在亞微米溝道MOSFET中，作為對于短溝道效應(yīng)及熱載流子產(chǎn)生的性能變壞的對策，采用了LDD(輕摻雜漏)結(jié)構(gòu)。
但是，LDD結(jié)構(gòu)難以應(yīng)用于上述那樣的平單元結(jié)構(gòu)的存儲單元。即，LDD結(jié)構(gòu)可通過下述的工藝來實(shí)現(xiàn)在形成了柵電極后，將該柵電極作為掩模來使用，形成低濃度雜質(zhì)擴(kuò)散層，再在柵電極上形成了側(cè)壁隔離層(sidewall spacer)后，將該柵電極和側(cè)壁隔離層作為掩模來使用，形成高濃度雜質(zhì)擴(kuò)散層。另一方面，在平單元結(jié)構(gòu)中，由于先形成作為位線和源/漏區(qū)起作用的高濃度雜質(zhì)擴(kuò)散層，再形成字線，使其與該高濃度雜質(zhì)擴(kuò)散層交叉，故不能在高濃度雜質(zhì)擴(kuò)散層與之后成為溝道的區(qū)域之間以自對準(zhǔn)方式形成低濃度雜質(zhì)擴(kuò)散層。
因此，如果打算以自對準(zhǔn)的方式相對于高濃度雜質(zhì)擴(kuò)散層來形成低濃度雜質(zhì)擴(kuò)散層，則除了通常的工序之外，必須有以下一系列的工序，例如①在整個襯底上形成氧化膜，在該氧化膜的成為低濃度雜質(zhì)擴(kuò)散層和高濃度雜質(zhì)擴(kuò)散層的區(qū)域中形成開口；②將氧化膜作為掩模來使用，注入低濃度雜質(zhì)；③在具有開口的氧化膜上再淀積氧化膜，進(jìn)行回刻(etchback)，在開口中形成側(cè)壁隔離層；④將該氧化膜和側(cè)壁隔離層作為掩模來使用，注入高濃度雜質(zhì)；以及⑤以刻蝕方式除去作為掩模使用的氧化膜和側(cè)壁隔離層。
再者，隨著縮小到亞半微米，高濃度雜質(zhì)擴(kuò)散層也縮小，但伴隨該縮小，高濃度雜質(zhì)擴(kuò)散層的電阻增加。該電阻的增加使構(gòu)成單元的晶體管的驅(qū)動電流減少，使對于MROM的存取時間延遲。
作為降低高濃度雜質(zhì)擴(kuò)散層、即位線的電阻的方法，通常采用自對準(zhǔn)硅化物(salicide)技術(shù)，但由于在上述平單元結(jié)構(gòu)的存儲單元中，字線在位線上交叉，此外，由于位線上的絕緣膜的厚度與位線區(qū)和字線區(qū)以外的區(qū)域的絕緣膜的厚度相同，故難以應(yīng)用將字線作為掩模的自對準(zhǔn)硅化物技術(shù)。
此外，作為另外的MROM的NOR型存儲單元，在特開平6-291284號公報中提出了如圖10(a)～(d)中示出的那種高密度MROM。
該MROM中，在形成了高濃度雜質(zhì)擴(kuò)散層41作為位線的體硅襯底40上形成柵電極42，在柵電極42上形成硅層，在該硅層43中形成高濃度雜質(zhì)擴(kuò)散層43a，由此用接點(diǎn)部44來連接上下的高濃度雜質(zhì)擴(kuò)散層41、43a，同時共用柵電極42來謀求高密度化。即，通過以共有柵電極42的方式將平單元結(jié)構(gòu)的MROM與反平單元結(jié)構(gòu)的MROM組合起來，實(shí)現(xiàn)了高密度化。
但是，即使在該結(jié)構(gòu)的MROM中，也不能適應(yīng)防止伴隨微細(xì)化的短溝道效應(yīng)和降低高濃度雜質(zhì)擴(kuò)散層的電阻的要求。
按照本發(fā)明，提供這樣一種半導(dǎo)體裝置，其結(jié)構(gòu)是這樣的依次形成絕緣膜、互相平行的多條字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層，上述絕緣膜相對于上述字線的表面，其表面被平坦化，上述第1導(dǎo)電型半導(dǎo)體層中形成與上述字線交叉且互相平行的多個由第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層構(gòu)成的位線。
此外，按照本發(fā)明，提供包含下述的工序的半導(dǎo)體裝置的制造方法(a)形成絕緣膜和字線、相對于上述字線的表面使上述絕緣膜的表面平坦化的工序；(b)在這些絕緣膜和字線上形成柵絕緣膜、第1導(dǎo)電型半導(dǎo)體層的工序；(c)在該半導(dǎo)體層上形成與上述字線交叉且互相平行的多個線狀絕緣膜的工序；(d)將該線狀絕緣膜作為掩模來使用、對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)以形成多個第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層的工序；(e)在上述線狀絕緣膜中形成絕緣性的側(cè)壁隔離層、將這些線狀絕緣膜和側(cè)壁隔離層作為掩模來使用、對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)以形成多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的工序；(f)將上述線狀絕緣膜和側(cè)壁隔離層作為掩模來使用、在上述第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上形成自對準(zhǔn)硅化物膜的工序；以及(g)在包含上述線狀絕緣膜和側(cè)壁隔離層的上述半導(dǎo)體層上形成層間絕緣膜的工序。
圖1是示出作為本發(fā)明的半導(dǎo)體裝置的實(shí)施例的反平單元結(jié)構(gòu)的ROM單元陣列的主要部分的概略斜視圖。
圖2是說明圖1的反平單元結(jié)構(gòu)的ROM單元陣列的制造工序用的主要部分的概略剖面工序圖。
圖3是說明圖1的反平單元結(jié)構(gòu)的ROM單元陣列的制造工序用的主要部分的概略剖面工序圖。
圖4是示出圖1的反平單元結(jié)構(gòu)的ROM單元陣列的層疊結(jié)構(gòu)的主要部分的概略斜視圖。
圖5是示出作為本發(fā)明的半導(dǎo)體裝置的另一實(shí)施例的反平單元結(jié)構(gòu)的ROM單元陣列的主要部分的概略斜視圖。
圖6是示出圖5的反平單元結(jié)構(gòu)的ROM單元陣列的層疊結(jié)構(gòu)的主要部分的概略斜視圖。
圖7是示出作為本發(fā)明的半導(dǎo)體裝置的又一實(shí)施例的反平單元結(jié)構(gòu)的ROM單元陣列的主要部分的概略斜視圖。
圖8是示出現(xiàn)有的ROM的單元陣列的主要部分的概略平面圖。
圖9是圖8的單元陣列的X-X’線剖面圖。
圖10是包含圖8的單元陣列的NOR型ROM的等效電路圖。
圖11是示出現(xiàn)有的另一ROM的單元陣列的主要部分的(a)概略平面圖、(b)等效電路圖、(c)A-A’線剖面圖，(d)C-C’線剖面圖。
本發(fā)明的半導(dǎo)體裝置主要是依次形成絕緣膜、互相平行的多條字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層而構(gòu)成的反平單元結(jié)構(gòu)的半導(dǎo)體裝置。
本發(fā)明的半導(dǎo)體裝置最好在半導(dǎo)體襯底上形成。作為此時的半導(dǎo)體襯底，例如可舉出硅、鍺等的半導(dǎo)體襯底、GaAs、InGaAs等的化合物半導(dǎo)體等各種襯底。再有，也可在半導(dǎo)體襯底中形成晶體管、電容器、電阻等元件或RAM、ROM、外圍電路等的電路。
絕緣膜最好如上述那樣在半導(dǎo)體襯底上形成，例如，可在半導(dǎo)體襯底的正上方形成，也可作為元件或電路等上的層間絕緣膜來形成，也可作為LOCOS(硅的局部氧化)膜等元件分離膜來形成。關(guān)于該絕緣膜的膜厚，可根據(jù)層間絕緣膜、元件分離膜等的功能以適當(dāng)?shù)哪ず駚硇纬桑?，可舉出約300～500nm。此外，該絕緣膜也可作為SiO2膜、SiN膜的單層膜或?qū)盈B膜來形成。
再有，在絕緣膜上形成了下述的字線，但該絕緣膜的一部分配置在字線間，而且相對于字線的表面，其表面進(jìn)行了平坦化。即，通過將字線埋入該絕緣膜的表面內(nèi)，該絕緣膜可具有這些表面成為同一的面那樣的槽，該絕緣膜也可以是下述的絕緣膜，該絕緣膜由在平坦的單層膜或?qū)盈B膜的下層絕緣膜上形成了字線后，層疊埋入字線間的上層絕緣膜，通過對該表面進(jìn)行回刻被平坦化而形成的上下層構(gòu)成。
在絕緣膜上形成了互相平行的多條字線。字線通?？捎米鳛榘雽?dǎo)體裝置的字線起作用的材料、膜厚、寬度來形成。作為字線的材料，例如可舉出鋁、銅、銀、鉑、高熔點(diǎn)金屬(鎢、鉭、鈦、鉬等)等金屬、多晶硅、與高熔點(diǎn)金屬的硅化物、多晶硅硅化物(polycide)等。其中，作為能耐高溫、傳導(dǎo)率低的材料的硅化鉬、氯化鈦等是較為理想的。此外，關(guān)于其膜厚，可舉出約150～300nm。關(guān)于其寬度，例如可舉出約0.1～0.5μm。
在與絕緣膜一起其表面被平坦化的字線上形成了柵絕緣膜。柵絕緣膜可用通常起到晶體管的柵絕緣膜的功能的材料、膜厚來形成。例如，可舉出SiO2膜、SiN膜的單層膜或?qū)盈B膜。此外，其膜厚，例如，可舉出約5～10nm。
在柵絕緣膜上形成了第l導(dǎo)電型半導(dǎo)體層。該半導(dǎo)體層是起到形成晶體管用的有源層的功能的層，例如，可用由硅、鍺等的半導(dǎo)體、GaAs、InGaAs等的化合物半導(dǎo)體等形成的薄膜層來形成。其中，硅層較為理想。這是因為，硅層的缺陷密度少、粒界少。半導(dǎo)體層的膜厚可考慮能得到的半導(dǎo)體裝置的特性等適當(dāng)?shù)剡M(jìn)行調(diào)整，例如，可舉出約30～150nm。
對半導(dǎo)體層進(jìn)行第1導(dǎo)電型雜質(zhì)的摻雜。此時的第1導(dǎo)電型雜質(zhì)，在N型的情況下，可舉出磷、砷等，在P型的情況下，可舉出硼等。關(guān)于雜質(zhì)濃度，只要是在構(gòu)成通常的晶體管的半導(dǎo)體襯底或半導(dǎo)體層中含有的濃度，則不作特別限定，例如，可舉出約5×1016～3×1017cm-3。該第1導(dǎo)電型雜質(zhì)可在半導(dǎo)體層內(nèi)均勻地?fù)诫s，也可在以后的工序中，在形成晶體管的溝道區(qū)的區(qū)域或其一部分中以低濃度或高濃度進(jìn)行摻雜。
此外，在該第1導(dǎo)電型半導(dǎo)體層中，形成了與字線交叉且互相平行的多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層。該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層在P型的情況下，含有硼等，在N型的情況下，含有磷或砷等，其濃度可舉出與起到通常的位線或源/漏區(qū)的功能的雜質(zhì)擴(kuò)散層同樣的濃度，例如1×1020～1×1021cm-3。此外，關(guān)于其寬度，可舉出約0.1～0.5μm。再有，該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層最好具有與半導(dǎo)體層的厚度相同程度的深度。
再者，在該第1導(dǎo)電型半導(dǎo)體層中，可在第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層間并與第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層鄰接的區(qū)域中形成第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層。再有，第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層最好在高濃度雜質(zhì)擴(kuò)散層的兩側(cè)的鄰接的區(qū)域中形成。第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層比第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層淺，最好以約0.05～0.15μm的寬度來形成，起到所謂的LDD區(qū)的功能。其雜質(zhì)濃度，例如可舉出1×1018～1×1019cm-3。
此外，在半導(dǎo)體層中形成的第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上最好形成自對準(zhǔn)硅化物膜。關(guān)于自對準(zhǔn)硅化物膜，例如在半導(dǎo)體層由硅層來構(gòu)成的情況下，可舉出TiSi2膜等。自對準(zhǔn)硅化物膜的膜厚最終地定為約20～50nm是較為理想的。
利用這樣的結(jié)構(gòu)，在本發(fā)明的半導(dǎo)體裝置中，形成多個單元晶體管，構(gòu)成掩模ROM單元陣列，在該多個單元晶體管中，在互相鄰接的2個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層和與該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層交叉的1條字線的交叉部處，將2個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層定為源/漏區(qū)，將該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層間的第1導(dǎo)電型半導(dǎo)體層定為溝道區(qū)，將1條字線定為柵電極。
在由該多個單元晶體管構(gòu)成的掩模ROM單元陣列中，通過在所希望的晶體管的溝道區(qū)內(nèi)將第1導(dǎo)電型雜質(zhì)設(shè)定為比第1導(dǎo)電型半導(dǎo)體層內(nèi)高的濃度或低的濃度，以使晶體管的閾值電壓變化，可進(jìn)行數(shù)據(jù)的寫入。例如，在掩模ROM單元陣列中，通過分別將閾值電壓調(diào)整為低的閾值電壓(例如，0.4V)或高的閾值電壓(例如，5V，電源電壓為3V)，可進(jìn)行晶體管的“1”或“0”的邏輯的表現(xiàn)。
本發(fā)明的半導(dǎo)體裝置中，通過層疊多個由上述那樣的絕緣膜、字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層的層疊而構(gòu)成的反平單元結(jié)構(gòu)，可形成密度更高的半導(dǎo)體裝置。再有，此時，如下述那樣，可在下層的半導(dǎo)體裝置的第1導(dǎo)電型半導(dǎo)體層和上層的半導(dǎo)體裝置的絕緣膜間，形成了只在下層的半導(dǎo)體裝置的第1導(dǎo)電型半導(dǎo)體裝置中的溝道區(qū)上形成的線狀絕緣膜和在第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層上任意地形成的絕緣性的側(cè)壁隔離層，也可形成其它的層間絕緣膜、元件、電路等或這些的組合。
本發(fā)明的半導(dǎo)體裝置可用以下的方法來形成。
首先，(a)最好在半導(dǎo)體襯底上形成絕緣膜和字線，相對于字線的表面，對絕緣膜的表面進(jìn)行平坦化。此時的平坦化，如上述那樣，可在形成了絕緣膜之后，互相平行地形成在該絕緣膜中埋入字線的多個槽，在具有該槽的絕緣膜上層疊構(gòu)成字線的導(dǎo)電材料，通過回刻直到露出絕緣膜的表面來進(jìn)行，也可在形成了絕緣膜之后，層疊導(dǎo)電材料，對該導(dǎo)電材料進(jìn)行圖形刻蝕，形成字線，在該字線上再次層疊絕緣膜，通過對該絕緣膜進(jìn)行回刻直到露出字線的表面來進(jìn)行。
其次，(b)在該絕緣膜和字線上形成柵絕緣膜、第1導(dǎo)電型半導(dǎo)體層。柵絕緣膜可利用例如CVD法等眾所周知的方法來形成。例如，可利用使用了硅烷氣體的CVD法，在形成了半導(dǎo)體層之后，注入第1導(dǎo)電型雜質(zhì)的離子，通過使半導(dǎo)體層結(jié)晶化來形成第1導(dǎo)電型半導(dǎo)體層。此外，也可一邊摻第1導(dǎo)電型雜質(zhì)，一邊形成半導(dǎo)體層，其后進(jìn)行結(jié)晶化。再者，也可在結(jié)晶化之后進(jìn)行除氣(gettering)。例如，可利用固相結(jié)晶生長、激光再結(jié)晶法、在特開平9-312404號公報中記載的方法來進(jìn)行此時的結(jié)晶化。
再者，(c)在半導(dǎo)體層上形成與字線交叉且互相平行的多個線狀絕緣膜。此時的線狀絕緣膜，例如，可利用SiO2膜、SiN膜的單層膜或?qū)盈B膜，以膜厚約100～300nm來形成。該線狀絕緣膜的形狀是只覆蓋在以后的工序中成為晶體管的溝道區(qū)的區(qū)域的形狀。
(d)將線狀絕緣膜作為掩模來使用，對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)，形成多個第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層。關(guān)于此時的雜質(zhì)的注入，有必要利用雜質(zhì)不貫通線狀絕緣膜、只注入到半導(dǎo)體層的表面上那樣的加速能量來進(jìn)行。關(guān)于此時的加速能量，可根據(jù)半導(dǎo)體層的膜厚、第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層的深度等適當(dāng)?shù)剡M(jìn)行調(diào)整，例如，可舉出約40～70KeV。
(e)在線狀絕緣膜中形成側(cè)壁隔離層，將該線狀絕緣膜和絕緣性的側(cè)壁隔離層作為掩模(來使用)，對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)，形成多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層。關(guān)于此時的雜質(zhì)的注入，有必要利用雜質(zhì)不貫通線狀絕緣膜和側(cè)壁隔離層、因激活而到達(dá)半導(dǎo)體層的底部那樣的加速能量來進(jìn)行。關(guān)于此時的加速能量，可根據(jù)半導(dǎo)體層的膜厚、第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層的深度等適當(dāng)?shù)剡M(jìn)行調(diào)整，例如，可舉出約50～80KeV。
(f)將線狀絕緣膜和側(cè)壁隔離層作為掩模來使用，在第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上形成自對準(zhǔn)硅化物膜。關(guān)于自對準(zhǔn)硅化物膜，首先，在包含線狀絕緣膜和側(cè)壁隔離層的半導(dǎo)體層整個面上形成膜厚約20～50nm的高熔點(diǎn)金屬膜，在氮?dú)鈿夥障?，在約600℃～650℃的溫度范圍內(nèi)進(jìn)行約10～20分鐘的熱處理，由此，將與半導(dǎo)體層接觸的高熔點(diǎn)金屬膜變換為硅化物膜，再者，利用刻蝕除去未變換為硅化物膜的高熔點(diǎn)金屬膜，通過再次在約800℃～850℃的溫度范圍內(nèi)進(jìn)行熱處理，可作為低阻膜來形成。
(g)在包含線狀絕緣膜和側(cè)壁隔離層的半導(dǎo)體層上形成層間絕緣膜。即，不除去在前面的工序中作為掩模使用的線狀絕緣膜和側(cè)壁隔離層，作為層間絕緣膜的一部分來使用。由于通常在晶體管等的元件上形成布線層，故層間絕緣膜是在元件與布線層之間形成的絕緣膜，只要是能確保該絕緣性的膜厚，就對膜厚不作特別的限定。此外，只要是確保通常絕緣性的材料，就不特別限定該材料，可以是單層膜，也可以是層疊膜。
再有，在對本發(fā)明的半導(dǎo)體裝置寫入數(shù)據(jù)的情況下，在工序(g)中在形成層間絕緣膜之前，在形成了線狀絕緣膜和側(cè)壁隔離層的狀態(tài)下，最好通過以貫通線狀絕緣膜的加速能量對晶體管的溝道區(qū)注入雜質(zhì)離子來進(jìn)行寫入?？蛇m當(dāng)?shù)卣{(diào)整此時的雜質(zhì)的離子注入的劑量，以便成為能將晶體管的閾值設(shè)定為所希望的閾值的濃度。
以下，根據(jù)


本發(fā)明的半導(dǎo)體裝置及其制造方法。
實(shí)施例1本發(fā)明的半導(dǎo)體裝置，如圖1中所示，是具有反平單元結(jié)構(gòu)的MROM。
在該MROM中，按下述順序?qū)盈B硅襯底10、絕緣膜11，在該絕緣膜11上平行地形成了多條字線12。再有，在字線12間配置了由CVD氧化膜構(gòu)成的絕緣膜13，在互相分離字線12的同時，對字線12的表面進(jìn)行平坦化。在字線12和絕緣膜13上通過柵絕緣膜14配置了成為有源層的硅層15，在該硅層中以與字線12交叉的方式形成了起到位線和源/漏區(qū)的功能的多個高濃度雜質(zhì)擴(kuò)散層21，相對于該高濃度雜質(zhì)擴(kuò)散層21以自對準(zhǔn)的方式形成了低濃度雜質(zhì)擴(kuò)散層22。此外，在硅層15中的高濃度雜質(zhì)擴(kuò)散層21的表面上形成了低阻的TiSi2膜23。再者，在硅層15中的不是高濃度雜質(zhì)擴(kuò)散層21和低濃度雜質(zhì)擴(kuò)散層22的區(qū)域上形成了CVD絕緣膜17(圖中未示出)，在該CVD絕緣膜17的側(cè)壁上形成了側(cè)壁隔離層19(圖中未示出)，再在其上形成了層間絕緣膜25(圖中未示出)。
以下，說明圖1中示出的反平單元結(jié)構(gòu)MROM的制造方法。
首先，如圖2(a)中所示，在由形成了所希望的元件(圖中未示出)的體硅構(gòu)成的硅襯底10上形成由膜厚約300～500nm的氧化硅構(gòu)成的絕緣膜11。再有，在CMOS工藝的情況下，作為LOCOS膜形成了該絕緣膜11。此外，為了降低在以后的工序中形成的字線與硅襯底10之間的寄生電容，該絕緣膜11最好是厚膜。
在絕緣膜11上以膜厚約150～300nm形成MoSi2或TiN那樣的高熔點(diǎn)金屬膜，利用光刻和刻蝕工序進(jìn)行圖形刻蝕，成為所希望的形狀，形成字線12。其后，在字線12上淀積絕緣膜13，用CMP技術(shù)進(jìn)行平坦化。這是因為，如果在以后的工序中淀積的硅層的結(jié)晶化時在基底上存在臺階差，則發(fā)生因臺階差引起的硅層的膜厚的不均勻、結(jié)晶化的不均勻等，不能進(jìn)行良好的結(jié)晶化。再有，也可在絕緣膜13中形成字線12形成用的槽，在該槽內(nèi)形成字線12。
其次，如圖2(b)中所示，用熱氧化法或CVD法在字線12上形成膜厚約5～10nm的柵絕緣膜14。在柵絕緣膜14上形成作為有源層的硅層15。該硅層15決定構(gòu)成ROM存儲單元的晶體管的特性，為了得到高質(zhì)量的硅層15，首先，淀積非晶硅，其次，進(jìn)行固相結(jié)晶生長或激光再結(jié)晶。其后，對硅層15注入硼離子，使其雜質(zhì)濃度為5×1016～3×1017cm-3，形成P型的硅層15。再有，最終的硅層15的膜厚是約50nm。
接著，如圖2(c)中所示，以膜厚50nm形成CVD氧化膜17，利用光刻和刻蝕工序，在以后的工序中形成位線的區(qū)域的CVD氧化膜17中形成開口。將該CVD氧化膜17作為掩模來使用，以約2×1013個/cm2的劑量、約20keV的注入能量注入磷18。
其次，如圖2(d)中所示，在CVD氧化膜17的整個面上以膜厚約200nm形成CVD氧化膜或氮化膜，通過進(jìn)行回刻，在CVD氧化膜17上形成側(cè)壁隔離層19。將該CVD氧化膜17和側(cè)壁隔離層19作為掩模來使用，以約3×1015個/cm2的劑量、約40keV的注入能量注入砷20。
其后，如圖2(e)中所示，用RTA法激活已注入的原子，形成起到位線和源/漏區(qū)的功能的高濃度雜質(zhì)擴(kuò)散層21和相對于高濃度雜質(zhì)擴(kuò)散層21以自對準(zhǔn)的方式形成低濃度雜質(zhì)擴(kuò)散層22。
接著，將該CVD氧化膜17和側(cè)壁隔離層19作為掩模來使用，用濺射法在所得到的硅襯底10上淀積約50nm的鈦膜，在約600～650℃的N2的氣氛下進(jìn)行退火。由此，在硅層15與鈦膜相接的區(qū)域中，鈦膜成為TiSix膜23a。再有，在CVD氧化膜17和側(cè)壁隔離層19上的鈦膜成為TiN。其次，用刻蝕方法除去TiN和未反應(yīng)的Ti，通過在800～850℃下進(jìn)行退火，可使TiSix膜成為低阻的TiSi2膜23，可實(shí)現(xiàn)位線的低阻。
利用以上的工序，完成LDD結(jié)構(gòu)和自對準(zhǔn)硅化物膜的形成，可形成由下述部分構(gòu)成的晶體管具有由在硅層15中形成的高濃度雜質(zhì)擴(kuò)散層21和低濃度雜質(zhì)擴(kuò)散層22構(gòu)成的LDD結(jié)構(gòu)的源/漏區(qū)；位于該源/漏區(qū)間的溝道區(qū)；柵絕緣膜14；以及位線12。
其后，如圖2(f)中所示，形成在所希望的晶體管的溝道區(qū)上具有開口的抗蝕劑掩模24。使用該抗蝕劑掩模24在晶體管的溝道區(qū)中隔著CVD氧化膜17，以1×1014個/cm2的劑量、20keV的注入能量注入硼離子，進(jìn)行數(shù)據(jù)的寫入。即，利用該離子注入，使晶體管的閾值電壓比電源電壓高的約6V，寫入數(shù)據(jù)「1」，此外，使未進(jìn)行離子注入的晶體管的閾值成為約0.5V，寫入數(shù)據(jù)「0」。再有，在圖2(f)中，一起示出了前面在硅襯底10上已形成的所希望的元件，例如在外圍電路中的MOS晶體管。
其次，如圖2(g)中所示，在所得到的硅襯底10上形成層間絕緣膜25，對接觸孔進(jìn)行開口，形成接點(diǎn)栓(contact plug)26、布線層27，由此完成反平單元結(jié)構(gòu)MROM。再有，在該反平單元結(jié)構(gòu)MROM中，沒有必要用刻蝕方法除去作為離子注入和自對準(zhǔn)硅化物膜形成用的掩模來使用的CVD氧化膜17。
實(shí)施例2通過以重復(fù)的結(jié)構(gòu)層疊在實(shí)施例1中形成的反平單元結(jié)構(gòu)MROM，如圖3中所示，可形成高密度的反平單元結(jié)構(gòu)MROM。
實(shí)施例3如圖4中所示，本實(shí)施例除了不在高濃度雜質(zhì)擴(kuò)散層21的表面上形成低阻的TiSi2膜23以外，具有與實(shí)施例1中示出的圖1的反平單元結(jié)構(gòu)MROM相同的結(jié)構(gòu)。
實(shí)施例4如圖5中所示，本實(shí)施例除了不在高濃度雜質(zhì)擴(kuò)散層21的表面上形成低阻的TiSi2膜23以外，具有與實(shí)施例2中示出的圖3的反平單元結(jié)構(gòu)MROM相同的結(jié)構(gòu)。
實(shí)施例5如圖6中所示，本實(shí)施例除了不形成低濃度雜質(zhì)擴(kuò)散層22和高濃度雜質(zhì)擴(kuò)散層21表面的低阻TiSi2膜23以外，具有與實(shí)施例1中示出的圖1的反平單元結(jié)構(gòu)MROM相同的結(jié)構(gòu)。
實(shí)施例6在本實(shí)施例中，通過以重復(fù)的結(jié)構(gòu)層疊在實(shí)施例5中形成的反平單元結(jié)構(gòu)MROM，可形成高密度的反平單元結(jié)構(gòu)MROM。
按照本發(fā)明，由于依次形成絕緣膜、互相平行的多條字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層，上述絕緣膜相對于上述字線的表面，其表面被平坦化，上述第1導(dǎo)電型半導(dǎo)體層中形成與上述字線交叉且互相平行的多個由第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層構(gòu)成的位線，故可在平坦的字線上形成起到有源層的功能的第1導(dǎo)電型半導(dǎo)體層，可得到高質(zhì)量的半導(dǎo)體層，因此，可實(shí)現(xiàn)可靠性高的半導(dǎo)體裝置。
此外，按照本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)，由于在與起到位線和源/漏區(qū)的功能的第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層鄰接的區(qū)域中形成第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層，可實(shí)現(xiàn)所謂的LDD結(jié)構(gòu)的源/漏區(qū)，故可防止伴隨單漏結(jié)構(gòu)中的晶體管的縮小而變得顯著的短溝道效應(yīng)及熱載流子引起的性能變壞，可使單漏結(jié)構(gòu)中的晶體管的源/漏間耐壓提高，可謀求提高電源電壓和縮短存取時間。
再者，由于可容易地在第1導(dǎo)電型半導(dǎo)體層中形成的第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上形成自對準(zhǔn)硅化物膜，故可實(shí)現(xiàn)位線的低阻化，于是可使半導(dǎo)體裝置的驅(qū)動能力提高。
而且，由于本發(fā)明的半導(dǎo)體裝置由平坦的層疊結(jié)構(gòu)來實(shí)現(xiàn)，由于可容易地層疊多個該層疊結(jié)構(gòu)，故可提供密度更高的半導(dǎo)體裝置。
此外，按照本發(fā)明的半導(dǎo)體裝置的制造方法，由于可將為了形成雜質(zhì)擴(kuò)散層而使用的線狀絕緣膜直接作為層間絕緣膜來使用，故可利用簡單的制造工序來制造高可靠性、高性能的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于依次形成絕緣膜、互相平行的多條字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層，上述絕緣膜相對于上述字線的表面，其表面被平坦化，上述第1導(dǎo)電型半導(dǎo)體層中形成與上述字線交叉且互相平行的多個由第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層構(gòu)成的位線。
2.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于在第1導(dǎo)電型半導(dǎo)體層中形成的第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層間并與該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層鄰接的區(qū)域中形成第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層。
3.如權(quán)利要求1或2中所述的半導(dǎo)體裝置，其特征在于在第1導(dǎo)電型半導(dǎo)體層中形成的第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上形成自對準(zhǔn)硅化物膜。
4.如權(quán)利要求1～3的任一項中所述的半導(dǎo)體裝置，其特征在于構(gòu)成多個單元晶體管，在該多個單元晶體管中，在互相鄰接的2個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層和與該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層交叉的1條字線的交叉部處，將上述2個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層定為源/漏區(qū)，將該第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層間的第1導(dǎo)電型半導(dǎo)體層定為溝道區(qū)，將上述1條字線定為柵電極，將這些單元晶體管的至少1個的溝道區(qū)的第1導(dǎo)電型雜質(zhì)濃度設(shè)定成比第1導(dǎo)電型半導(dǎo)體層的第1導(dǎo)電型雜質(zhì)濃度高。
5.一種半導(dǎo)體裝置，其特征在于由層疊多個權(quán)利要求1～4的任一項中所述的半導(dǎo)體裝置而構(gòu)成。
6.一種半導(dǎo)體裝置的制造方法，其特征在于，包括(a)形成絕緣膜和字線、相對于上述字線的表面使上述絕緣膜的表面平坦化的工序；(b)在這些絕緣膜和字線上形成柵絕緣膜、第1導(dǎo)電型半導(dǎo)體層的工序；(c)在該半導(dǎo)體層上形成與上述字線交叉且互相平行的多個線狀絕緣膜的工序；(d)將該線狀絕緣膜作為掩模來使用、對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)以形成多個第2導(dǎo)電型低濃度雜質(zhì)擴(kuò)散層的工序；(e)在上述線狀絕緣膜中形成絕緣性的側(cè)壁隔離層、將這些線狀絕緣膜和側(cè)壁隔離層作為掩模來使用、對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)以形成多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的工序；(f)將上述線狀絕緣膜和側(cè)壁隔離層作為掩模來使用、在上述第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的表面上形成自對準(zhǔn)硅化物膜的工序；以及(g)在包含上述線狀絕緣膜和側(cè)壁隔離層的上述半導(dǎo)體層上形成層間絕緣膜的工序。
7.如權(quán)利要求6中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(a)中，形成絕緣膜，在該絕緣膜中互相平行地形成埋入字線的多個槽，在具有該槽的絕緣膜上層疊構(gòu)成字線的導(dǎo)電材料，進(jìn)行回刻(etchback)直到露出絕緣膜的表面。
8.如權(quán)利要求6中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(a)中，形成絕緣膜，層疊導(dǎo)電材料，對該導(dǎo)電材料進(jìn)行圖形刻蝕，形成字線，在該字線上再次層疊絕緣膜，對該絕緣膜進(jìn)行回刻直到露出字線的表面。
9.如權(quán)利要求6中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(b)中，利用CVD法形成半導(dǎo)體層，對該半導(dǎo)體層注入第1導(dǎo)電型雜質(zhì)的離子，通過使半導(dǎo)體層結(jié)晶化來形成第1導(dǎo)電型半導(dǎo)體層。
10.如權(quán)利要求6中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(b)中，一邊摻第1導(dǎo)電型雜質(zhì)，一邊形成半導(dǎo)體層，其后通過結(jié)晶化來形成第1導(dǎo)電型半導(dǎo)體層。
11.一種半導(dǎo)體裝置的制造方法，其特征在于包括(a)形成絕緣膜和字線、相對于上述字線的表面，使上述絕緣膜的表面平坦化的工序；(b)在這些絕緣膜和字線上形成柵絕緣膜、第1導(dǎo)電型半導(dǎo)體層的工序；(c)在該半導(dǎo)體層上形成與上述字線交叉且互相平行的多個線狀絕緣膜的工序；以及(d)將該線狀絕緣膜作為掩模來使用、對半導(dǎo)體層注入第2導(dǎo)電型雜質(zhì)以形成多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層的工序，依次形成絕緣膜、互相平行的多條字線、柵絕緣膜和第1導(dǎo)電型半導(dǎo)體層，上述絕緣膜相對于上述字線的表面，其表面被平坦化，上述第1導(dǎo)電型半導(dǎo)體層中形成由與上述字線交叉且互相平行的多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層構(gòu)成的位線。
12.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(a)中，形成絕緣膜，在該絕緣膜中互相平行地形成埋入字線的多個槽，在具有該槽的絕緣膜上層疊構(gòu)成字線的導(dǎo)電材料，進(jìn)行回刻直到露出絕緣膜的表面。
13.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(a)中，形成絕緣膜，層疊導(dǎo)電材料，對該導(dǎo)電材料進(jìn)行圖形刻蝕，形成字線，在該字線上再次層疊絕緣膜，對該絕緣膜進(jìn)行回刻直到露出字線的表面。
14.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(b)中，利用CVD法形成半導(dǎo)體層，對該半導(dǎo)體層注入第1導(dǎo)電型雜質(zhì)的離子，通過使半導(dǎo)體層結(jié)晶化來形成第1導(dǎo)電型半導(dǎo)體層。
15.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于在工序(b)中，一邊摻第1導(dǎo)電型雜質(zhì)，一邊形成半導(dǎo)體層，其后通過結(jié)晶化來形成第1導(dǎo)電型半導(dǎo)體層。
全文摘要
本發(fā)明的目的在于通過在平坦的字線上形成起到有源層的功能的第1導(dǎo)電型半導(dǎo)體層,得到高質(zhì)量的半導(dǎo)體層,得到可靠性高的半導(dǎo)體裝置。上述半導(dǎo)體裝置如以下那樣來構(gòu)成:依次形成絕緣膜11、13、互相平行的多條字線12、柵絕緣膜14和第1導(dǎo)電型半導(dǎo)體層15,絕緣膜13相對于字線12的表面,其表面被平坦化,第1導(dǎo)電型半導(dǎo)體層15中形成由與字線12交叉且互相平行的多個第2導(dǎo)電型高濃度雜質(zhì)擴(kuò)散層21構(gòu)成的位線。
文檔編號H01L27/06GK1258100SQ99126528
公開日2000年6月28日 申請日期1999年12月22日 優(yōu)先權(quán)日1998年12月22日
發(fā)明者A·O·阿丹 申請人:夏普公司