專利名稱：半導體集成電路的制作方法
技術領域：
本發(fā)明涉及半導體集成電路，特別涉及改善實現(xiàn)預定功能的多個集成電路塊的功能動作測試效率的半導體集成電路。
近年來，由于半導體集成電路大規(guī)?；倪M步，因而在半導體集成電路中可以按多種裝載方式裝載實現(xiàn)各種功能的集成電路塊。這些集成電路塊相互連接，實現(xiàn)作為一個半導體集成電路的功能。這些半導體集成電路配有與外部接口的多個輸入端子和多個輸出端子。
此外，集成電路塊還配有用于在半導體集成電路內(nèi)部進行相互連接的多個輸入布線和多個輸出布線。但是，集成電路塊不能夠直接在半導體集成電路具有的輸入端子和輸出端子上進行控制和觀測。
即使在這樣的半導體集成電路中，也必須確認各集成電路塊的全部功能是否正常動作。為此，必須將預定的信號從半導體集成電路的輸入端子提供給各集成電路塊，在半導體集成電路的輸出端子上觀測各集成電路塊的動作結(jié)果。
其中，作為確認集成電路塊功能的裝置，有將半導體集成電路的輸入端子和輸出端子直接連接在各集成電路塊的輸入布線和輸出布線上的裝置，但必需多個多路轉(zhuǎn)換器和多個布線，因而會使半導體集成電路的電路規(guī)模極大地增加。
此外，有稱為掃描檢驗測試(scan pass test)的裝置，該裝置在測試模式時，用多路轉(zhuǎn)換器切換半導體集成電路內(nèi)部的全部觸發(fā)電路，按一個過大的移位寄存器方式相關連接，在從半導體集成電路外部的輸入端子向相關連接的移位寄存器提供預定信號后，將半導體集成電路的內(nèi)部狀態(tài)存入移位寄存器中，用傳給半導體集成電路外部的輸出信號觀測該移位寄存器內(nèi)容，即使這樣的裝置，為了將全部觸發(fā)電路變更為移位寄存器，也必需多個多路轉(zhuǎn)換器和布線，因而會使電路規(guī)模極大地增加。
作為改善這些背景技術問題的早先申請例，有特開平8-170978號公報。上述掃描檢驗測試也記載于該公報中，該測試將來自外部的按每一比特串行供給的測試用輸入信號提供給移位寄存器，把該保持信號提供給組合電路。構成這些寄存器的各觸發(fā)電路按常規(guī)模式取入組合電路的測試結(jié)果，將該取入的測試結(jié)果按掃描模式從按每一比特串行移位寄存器輸出給外部端子，就可以觀測測試結(jié)果。
如果參照展示該公報記載的半導體集成電路的電路圖的圖4，那么可分成一邊進行與外部的各種信號的相互交換，一邊實現(xiàn)半導體集成電路1d原有功能的狀態(tài)(以下稱為常規(guī)模式)，和進行各集成電路塊81、82、83的功能動作測試的狀態(tài)(以下稱為測試模式)來說明。
輸入端子3是在該半導體集成電路1d的常規(guī)模式中將來自外部的輸入信號(以下稱為常規(guī)輸入信號)DIN例如64比特按并行狀態(tài)送入的端子，輸出端子7是在常規(guī)模式中按64比特的并行狀態(tài)送出向外部的輸出信號(以下稱為常規(guī)輸出信號)DOUT的端子。
輸入端子2是在集成電路塊82的測試模式中將來自外部的測試用輸入信號TIN按例如32比特并行狀態(tài)送入的端子，在64比特的情況下，分為每32比特的兩次進行提供。
輸出端子8是在集成電路塊82測試模式中按32比特并行狀態(tài)送出向外部輸出的測試信號(以下稱為測試輸出)TOUT的端子。輸入端子6是提供來自半導體集成電路1d外部的時鐘信號CLK的端子。輸入端子4和5是提供進行半導體集成電路1d常規(guī)模式和集成電路塊82測試模式的切換的模式控制信號SEL1和SEL2的端子。為了分別獨立地實施集成電路塊82測試模式時多路轉(zhuǎn)換器21和多路轉(zhuǎn)換器22的控制，以及多路轉(zhuǎn)換器25和多路轉(zhuǎn)換器26的控制，必需模式控制信號SEL1和SEL2。
首先說明半導體集成電路1d的常規(guī)模式。模式控制信號SEL1按選擇方式設定集成電路塊81的輸出信號S71和S72，模式控制信號SEL2按選擇方式設定集成電路塊82的輸出信號S76和S77。從外部提供給輸入端子3的64比特的常規(guī)輸入信號DIN供給集成電路塊81。在該供給的64比特的常規(guī)輸入信號中，由多路轉(zhuǎn)換器21選擇第一部分輸入32比特作為集成電路塊81的輸出信號S71，作為多路轉(zhuǎn)換器21的輸出信號S73與時鐘CLK同步地存入觸發(fā)電路23。
存入觸發(fā)電路23的第一部分輸入32比特作為其輸出信號S75按與時鐘CLK同步的定時供給集成電路塊82。
由多路轉(zhuǎn)換器22選擇在64比特常規(guī)輸入信號內(nèi)剩余的第二部分輸入32比特作為集成電路塊81的輸出信號S72，作為其選擇的輸出信號S74與時鐘CLK同步存入觸發(fā)電路24。
存入觸發(fā)電路24的第二部分輸入32比特信號S74按與時鐘CLK同步的定時供給集成電路塊82，與該32比特信號S74對應的集成電路塊82的輸出信號S77通過多路轉(zhuǎn)換器26供給集成電路塊83。
另一方面，集成電路塊82的第一部分輸入32比特的輸出信號S76通過多路轉(zhuǎn)換器25供給集成電路塊83。集成電路塊83的動作結(jié)果作為64比特的輸出信號送至輸出端子7。
下面說明集成電路塊82測試模式時的動作。在測試模式中，首先在集成電路塊82中設定用于產(chǎn)生測試用輸入信號TIN的模式控制信號。模式控制信號SEL1按選擇方式設定多路轉(zhuǎn)換器25的輸出信號S78和多路轉(zhuǎn)換器26的輸出信號S79，模式控制信號SEL2按選擇方式設定測試用輸入信號TIN和觸發(fā)電路23的輸出信號S75。
在時鐘信號CLK的一個時鐘周期中，由多路轉(zhuǎn)換器25選擇由輸入端子2提供的第一部分輸入32比特(第一個)測試用輸入信號TIN，并且由多路轉(zhuǎn)換器21選擇其輸出信號S78，存入觸發(fā)電路23。
在第二時鐘周期由多路轉(zhuǎn)換器26選擇在第一時鐘周期存入觸發(fā)電路23中的測試用輸入信號，并且由多路轉(zhuǎn)換器22選擇其輸出信號S79，存入觸發(fā)電路24，隨后供給集成電路塊82。
在同一第二時鐘周期中，由多路轉(zhuǎn)換器25選擇從輸入端子2提供的第二部分輸入32比特的輸入信號TIN(第二個)的測試輸入，并且由多路轉(zhuǎn)換器21選擇其輸出信號S78，存入觸發(fā)電路23，隨后供給集成電路塊82。也就是說，輸入信號TIN被分割成第一部分輸入32比特和第二部分32比特，按第一、第二順序供給輸入端子2，分別通過不同的路徑讀入集成電路塊82。
在向集成電路塊82的測試輸入后，為了觀測其測試結(jié)果，變更模式控制信號的設定。模式控制信號SEL1按選擇方式設定多路轉(zhuǎn)換器25的輸出信號S78和多路轉(zhuǎn)換器26的輸出信號S79，模式控制信號SEL2按選擇方式設定集成電路塊82的輸出信號S76、S77。
在一個時鐘周期間，與第一部分輸入32比特對應的集成電路塊82的測試結(jié)果的輸出信號S76分別通過多路轉(zhuǎn)換器25和多路轉(zhuǎn)換器21存入觸發(fā)電路23。在同一個時鐘周期內(nèi)，與第二部分輸入32比特對應的集成電路塊82的測試結(jié)果S77分別通過多路轉(zhuǎn)換器26和多路轉(zhuǎn)換器22存入觸發(fā)電路24。利用串聯(lián)連接的作為移位寄存器結(jié)構的這些觸發(fā)電路23、24，存入觸發(fā)電路23和觸發(fā)電路24的集成電路塊82的測試結(jié)果使信號移位。
在第一時鐘周期中從測試輸出端子8觀測與存入觸發(fā)電路24的第一部分輸入32比特對應的測試結(jié)果TOUT，在第二時鐘周期由多路轉(zhuǎn)換器26選擇與存入觸發(fā)電路23的第二部分輸入32比特對應的測試結(jié)果作為觸發(fā)電路23的輸出信號S75，并且還用多路轉(zhuǎn)換器22選擇并存入觸發(fā)電路24，在測試輸出端子8上觀測作為其輸出信號的測試結(jié)果TOUT。
就是說，由測試輸入端子2提供測試用輸入信號TIN，使集成電路塊82的內(nèi)部動作，由于在測試輸出端子8上觀測該測試結(jié)果TOUT，所以按5個時鐘周期動作。
上述以往的半導體集成電路1d中的第一個問題是在常規(guī)模式時，由于在從集成電路塊81至集成電路塊82的輸入路徑中插入觸發(fā)電路，所以從集成電路塊81向集成電路塊82的輸入必須實施與時鐘同步的定時，使常規(guī)模式的動作速度慢。
第二個問題是在常規(guī)模式時，由于在從集成電路塊82至集成電路塊83的輸出路徑中插入觸發(fā)電路，所以在從集成電路塊82向集成電路塊83的輸出上產(chǎn)生延遲，使動作速度慢。
第三個問題是在集成電路塊82的測試模式時，由于在構成移位寄存器的觸發(fā)電路與觸發(fā)電路之間插入多個多路轉(zhuǎn)換器，所以在構成移位寄存器的路徑上產(chǎn)生延遲，使動作速度慢。
鑒于上述缺陷，本發(fā)明的目的在于高效率地實施實現(xiàn)預定功能的多個集成電路塊的全部功能動作測試，并且可抑制常規(guī)模式時和測試模式時的電路動作速度的下降。
本發(fā)明的半導體集成電路配有測試用附加裝置，該測試用附加裝置將構成輸入電路的第一集成電路塊、由預定功能塊構成的第二集成電路塊和構成輸出電路的第三集成電路塊相關連接，用于實施所述第二集成電路塊的功能動作測試，其特征在于，僅在所述第二集成電路塊的輸入側(cè)插入所述測試用附加裝置，所述第二和所述第三集成電路塊間僅用布線直接連接。
此外，半導體集成電路的結(jié)構為在常規(guī)動作模式中，在所述第一集成電路塊的第一輸出端和所述第二集成電路塊的第一輸入端，以及所述第一集成電路塊的第二輸出端和所述第二集成電路塊的第二輸入端間的各信號傳送路徑上，僅插入各自一個用于輸入信號選擇的信號選擇裝置，在采用所述測試用附加裝置的測試模式中，進行所述第二集成電路塊的測試用信號輸入時和測試結(jié)果輸出時的信號存入，將與該集成電路塊的輸入端數(shù)對應的多個觸發(fā)電路相關連接，構成移位寄存器，在通過該移位寄存器將所述測試結(jié)果信號串行輸出時，在這些觸發(fā)電路間分別僅插入一個所述信號選擇裝置。
而且，所述測試用附加裝置可包括測試輸入端子，用于實施所述第二集成電路塊所述功能動作測試，從外部串行輸入所述測試信號；測試輸出端子，用于觀測所述第二集成電路塊的所述功能動作的測試結(jié)果，向外部串行輸出；時鐘端子，從外部輸入時鐘信號；第一模式控制端子和第二模式控制端子，用于切換所述測試模式的動作狀態(tài)，分別從外部輸入第一模式控制信號和輸入第二模式控制信號；第一多路轉(zhuǎn)換器，選擇輸出由所述第一模式控制信號控制的所述第二集成電路塊的所述第一輸出端的輸入信號或來自所述測試輸入端子的輸入信號的其中之一；第一觸發(fā)電路，使該選擇輸出的信號保持與所述時鐘信號同步；第二多路轉(zhuǎn)換器，選擇輸出由所述第二模式控制信號控制的所述第一觸發(fā)電路的一個輸出信號或所述第一集成電路塊的第一輸出端的輸出信號的其中之一；第三多路轉(zhuǎn)換器，選擇輸出由所述第一模式控制信號控制的所述第一觸發(fā)電路的另一輸出信號或所述第二集成電路塊的第二輸出端信號的其中之一；第二觸發(fā)電路，使該選擇輸出的信號保持與所述時鐘信號同步，輸出給所述測試輸出端子；以及第四多路轉(zhuǎn)換器，選擇輸出由所述第二模式控制信號控制的所述第二觸發(fā)電路的一個輸出信號或所述第一集成電路塊的第二輸出端的輸出信號的其中之一。
此外還有，在進行所述第二集成電路塊的功能動作測試的情況下，所述測試用附加裝置還可以配有觀測裝置，該觀測裝置將所述第一多路轉(zhuǎn)換器、所述第一觸發(fā)電路、所述第三多路轉(zhuǎn)換器與所述第二觸發(fā)電路串聯(lián)連接，構成一個移位寄存器，從所述測試輸入端子串行輸入分割為第一時鐘和第二時鐘的測試信號，依次保持在所述移位寄存器中，在第一時鐘，將保持在所述第一觸發(fā)電路中的一個所述測試用輸入信號通過所述第二多路轉(zhuǎn)換器供給所述第二集成電路塊的所述第一輸入端，在第二時鐘，將保持在所述第二觸發(fā)電路中的另一所述測試輸入信號通過所述第四多路轉(zhuǎn)換器供給所述第二集成電路塊的所述第二輸入端，從第一輸出端通過所述第一多路轉(zhuǎn)換器在隨后的一個時鐘內(nèi)將該第二集成電路塊的功能動作測試結(jié)果內(nèi)一部分輸出保持在所述第一觸發(fā)電路中，同時從第二輸出端通過所述第三多路轉(zhuǎn)換器將另一部分輸出保持在所述第二觸發(fā)電路中后，響應于所述第一模式控制信號，將所述第一和第二觸發(fā)電路再次連接成一個移位寄存器結(jié)構，在隨后的第二時鐘和第三時鐘，從所述測試輸出端子串行輸出所述功能動作的測試結(jié)果。
此外，所述測試用附加裝置還可以配有調(diào)整裝置，在所述第二集成電路塊的輸入端數(shù)比輸出端數(shù)至少多一個的情況下，該調(diào)整裝置包括所述第一集成電路塊的第三輸出端；所述第二集成電路塊的第三輸入端；選擇輸出由所述第一模式控制信號控制的所述第二觸發(fā)電路的另一輸出信號或所述第二集成電路塊的第二輸出端信號的其中之一的第五多路轉(zhuǎn)換器；將該選擇輸出的信號保持與所述時鐘信號同步，輸出給所述測試輸出端子的第三觸發(fā)電路；以及選擇輸出由所述第二模式控制信號所控制的所述第三觸發(fā)電路的一個輸出信號或所述第一集成電路塊的所述第三輸出端的輸出信號的其中之一的第六多路轉(zhuǎn)換器；所述第三多路轉(zhuǎn)換器通過取代所述第二集成電路塊的第二輸出端信號，使用所述第二集成電路塊的第一輸出端信號，使所述第二集成電路塊的輸入端數(shù)與輸入端數(shù)一致。
再有，所述測試用附加裝置還可以配有調(diào)整裝置，在所述第二集成電路塊的輸入端數(shù)比輸出端數(shù)至少少一個的情況下，該調(diào)整裝置具備所述第二集成電路塊的第三輸出端和比所述輸入端數(shù)至少少一個的異或電路，在所述第一和所述第二能發(fā)電路的輸入側(cè)的多路轉(zhuǎn)換器中，所述第一條路轉(zhuǎn)換器以外的所述第三條路轉(zhuǎn)換器通過使用輸入所述第二集成電路塊的所述第二和所述第三輸出端的信號的所述異或電路的輸出信號代替所述第二集成電路塊的第二輸出端的信號的辦法，使所述第二集成電路塊的輸出端數(shù)與輸入端數(shù)一致。
再有，提供給所述第一集成電路塊的輸入信號和提供給所述測試用附加裝置的測試信號是任意的比特數(shù)，并且所述第一集成電路塊的輸出端和所述第二集成電路塊的輸入端可以有分割成各自相同任意數(shù)的條件，所述第二集成電路塊的輸出端有分割成包括所述相同任意數(shù)的條件。
圖1是表示本發(fā)明第一實施例中半導體集成電路的方框圖。
圖2是表示本發(fā)明第二實施例中半導體集成電路的方框圖。
圖3是表示本發(fā)明第三實施例中半導體集成電路的方框圖。
圖4是表示以往的半導體集成電路一例的方框圖。
下面，分別參照


本發(fā)明的三個實施例。
圖1是表示本發(fā)明半導體集成電路的第一實施例的電路圖。參照該圖，該半導體集成電路1a配有外部輸入端子2、3、4、5和6；外部輸出端子7和8；構成主要輸入電路的第一集成電路塊11，有連接外部端子3的輸入端和輸出輸出信號S1的第一輸出端及輸出輸出信號S2的第二輸出端；第二集成電路塊12，在由預定功能塊構成的塊中，有CPU、ROM、RAM等，或隨機邏輯電路，第一輸入端、第二輸入端、輸出輸出信號S5的第一輸出端和輸出輸出信號S6的第二輸出端；構成主要輸出電路的第三集成電路塊13，有輸入輸出信號S5的第一輸入端、輸入輸出信號S6的第二輸入端和將輸出信號DOUT輸出給外部端子7的輸出端；以及測試用附加電路，它配置在集成電路塊11和12之間，用于測試集成電路塊12。
測試用附加電路由下列部分構成具有輸入端A、B和輸出端Y的多路轉(zhuǎn)換器21；觸發(fā)電路23，使來自該多路轉(zhuǎn)換器21的輸出端Y的信號S7與時鐘信號同步輸入而保持在數(shù)據(jù)輸入端D；和多路轉(zhuǎn)換器25，將該觸發(fā)電路23的Q輸出信號輸入至輸入端B，將集成電路塊11的第一輸出信號輸入給輸入端A，將其輸出輸出給集成電路塊12的第一輸入端。
而且，測試附加電路包括帶有輸入端A、B和輸出端Y的多路轉(zhuǎn)換器22；觸發(fā)電路24，使來自該多路轉(zhuǎn)換器22的輸出端Y的信號S8與時鐘信號同步輸入而保持在數(shù)據(jù)輸入端D；和多路轉(zhuǎn)換器26，將該觸發(fā)電路24的Q輸出信號輸入至輸入端B，將集成電路塊11的第二輸出信號S1輸入給輸入端A，將其輸出輸出給集成電路塊12的第二輸入端。
再有，上述結(jié)構中，輸入端子3和輸出端子7分別與例如64比特并行信號對應，輸入端子2、輸出端子8、信號S1、S2、S3、S4、S5、S6、S7、S8、S9分別與將64比特兩分為32比特的并行信號對應。附圖上為了便于理解僅分別示出了1比特部分。
此外，為了容易說明，僅示出一組集成電路塊12和測試用附加電路，但顯然可以用多組構成，這是不言自明。
供給輸入端子3的信號在該半導體集成電路1a的常規(guī)模式時為從外部提供的常規(guī)輸入信號DIN，這樣即使在與所述以往例相同情況下，例如也可將64比特的信號按并行狀態(tài)提供。供給輸入端子2的信號在集成電路塊12的測試模式時為從外部提供的測試用輸入信號TIN。分別供給輸入端子4和5的信號是切換半導體集成電路1a的常規(guī)模式與測試模式的模式控制信號SEL1和SEL2。供給輸入端子6的信號是從外部供給半導體集成電路1a的時鐘信號CLK。
從輸出端子7輸出的信號在常規(guī)模式時為向外部的常規(guī)輸出信號DOUT。從輸出端子8輸出的信號在集成電路塊12的測試模式時為用于在外部觀測測試結(jié)果的測試輸出信號TOUT。
使用模式控制信號SEL1和SEL2，在集成電路塊12的測試模式時，由于必須相互獨立地進行多路轉(zhuǎn)換器21和多路轉(zhuǎn)換器22的控制，以及多路轉(zhuǎn)換器25和多路轉(zhuǎn)換器26的控制，所以必須有用于這兩個信號的兩個端子。
如上所述，僅示出一個輸入端子3，但它將64比特部分并行地與集成電路塊11連接。該集成電路塊11的輸出信號被分割成第一部分信號32比特和第二部分信號32比特，第一部分信號32比特作為輸出信號S1輸入給多路轉(zhuǎn)換器25的端子A。
再次參照圖1，首先說明常規(guī)模式的動作。如果進入常規(guī)模式，那么模式控制信號SEL2按選擇方式設定集成電路塊11的輸出信號S1和S2。模式控制信號SEL1可以設定成任意值。
由輸入端子3提供的常規(guī)輸入信號DIN輸入給集成電路塊11。集成電路塊11的輸出信號S1僅通過多路轉(zhuǎn)換器25供給集成電路塊12。集成電路塊11的輸出信號S2僅通過多路轉(zhuǎn)換器26供給集成電路塊12。集成電路塊12的輸出信號S5不通過邏輯門直接供給集成電路塊13的第一輸入端。集成電路塊12的輸出信號S6也不通過邏輯門直接供給集成電路塊13的第二輸入端。集成電路塊13的常規(guī)輸出信號DOUT輸出給輸出端子6。
下面說明集成電路塊12測試模式時的動作。測試模式中，首先設定用于向集成電路塊12提供測試輸入的模式控制信號。模式控制信號SEL1按選擇方式設定測試用輸入信號TIN和觸發(fā)電路23輸出端QB的輸出信號S11，模式控制信號SEL2按選擇方式設定S9和S10。
在第一時鐘周期，由多路轉(zhuǎn)換器21選擇由測試用輸入信號TIN提供的第一測試輸入(32比特)，與時鐘CLK同步存入觸發(fā)電路23。在第二時鐘周期，存入觸發(fā)電路23的測試輸入，由多路轉(zhuǎn)換器22選擇作為觸發(fā)電路23的輸出信號S11，在與時鐘CLK同步存入觸發(fā)電路24后，由多路轉(zhuǎn)換器26選擇作為其觸發(fā)電路24的輸出信號S4，供給集成電路塊12的第二輸入端。
在同一個第二時鐘周期，由多路轉(zhuǎn)換器21選擇由輸入端子2提供的第二測試用輸入信號TIN，在與時鐘CLK同步存入觸發(fā)電路23后，由多路轉(zhuǎn)換器25選擇作為其觸發(fā)電路23的輸出信號S9，該選擇的輸出信號S3供給集成電路塊12的第一輸入端。
在結(jié)束集成電路塊12的測試后，為了觀測其測試結(jié)果，設定模式控制信號。模式控制信號SEL1按選擇方式設定集成電路塊12的第一輸出端的輸出信號S5和第二輸出端的輸出信號S6，模式控制信號SEL2按選擇方式設定觸發(fā)電路23的輸出信號S9和觸發(fā)電路24的輸出信號S10。
在一個時鐘周期期間，由多路轉(zhuǎn)換器21選擇集成電路塊12的測試結(jié)果的第一輸出端的輸出信號S5，與時鐘CLK同步存入觸發(fā)電路23。仍在同一個時鐘周期期間，由多路轉(zhuǎn)換器22選擇集成電路塊12測試結(jié)果的第二輸出端的輸出信號S6，與時鐘CLK同步存入觸發(fā)電路24。
通過選擇由多路轉(zhuǎn)換器23產(chǎn)生的觸發(fā)電路23的輸出信號S11，利用作為相關連接的移位寄存器結(jié)構的觸發(fā)電路23、24的移位動作，存入觸發(fā)電路23和觸發(fā)電路24的集成電路塊12的測試結(jié)果使信號移位。
在第一時鐘周期，可在輸出端子8上觀測存入觸發(fā)電路24的測試結(jié)果TOUT的端子QB輸出信號，在第二時鐘周期期間，存入觸發(fā)電路23的測試結(jié)果TOUT移位至觸發(fā)電路24，可在輸出端子8上觀測觸發(fā)電路24的端子QB的輸出信號。
也就是說，由輸入端子2提供測試用輸入信號TIN，使集成電路塊12的內(nèi)部動作，為了在輸出端子8上觀測其測試結(jié)果的信號TOUT，用5個時鐘周期動作。
在上述第一實施例中，在集成電路塊11和12之間的信號傳送路徑中不插入時鐘同步的觸發(fā)電路等，此外，也不插入隨機邏輯電路等，由于在集成電路塊11的第一輸出端和集成電路塊12的第一輸入端之間僅插入用于選擇的多路轉(zhuǎn)換器25，和在集成電路塊11的第二輸出端和集成電路塊12的第二輸入端之間僅插入用于信號選擇的多路轉(zhuǎn)換器26，所以可降低信號延遲。
此外，在測試模式中，在相關連接觸發(fā)電路23、24構成移位寄存器時，在這些觸發(fā)電路23、24之間僅插入多路轉(zhuǎn)換器22，因此與現(xiàn)有例相比可以減少信號延遲。
下面說明第二實施例。
當參照展示第二實施例中半導體集成電路1b電路圖的圖2時，與第一實施例的不同點在于，與集成電路塊11對應的第一集成電路塊51的輸出端子數(shù)至少增加一個，同時該輸出端作為第三輸出端，與集成電路塊12對應的第二集成電路塊52的輸入端子數(shù)也同時增加，通過以該輸入端作為第三輸入端和增加這些輸出端子數(shù)和輸入端子數(shù)，可增加測試用附加電路。
也就是說，該集成電路1b的測試附加電路包括多路轉(zhuǎn)換器21，將輸入端子2的測試用輸入信號TIN輸入給輸入端A，將集成電路塊52的第一輸出信號S5輸入給輸入端B，同時從輸出端Y輸出選擇信號；觸發(fā)電路23，將該多路轉(zhuǎn)換器21輸出端Y的輸出信號S7與時鐘CLK同步輸入并保持在數(shù)據(jù)輸入端D；和多路轉(zhuǎn)換器25，將觸發(fā)電路23的Q輸出信號輸入給輸入端B，在輸入端A輸入集成電路塊51的第一輸出信號，將其輸出信號S3輸出給集成電路塊12的第一輸入端。
還有，測試附加電路可包括多路轉(zhuǎn)換器22，將觸發(fā)電路23的QB輸出信號S11輸入給輸入端A，將集成電路塊52的第一輸出信號S5輸入給輸入端B，同時從輸出端Y輸出選擇信號；觸發(fā)電路24，將該多路轉(zhuǎn)換器22輸出端Y的輸出信號S8與時鐘CLK同步輸入并保持在數(shù)據(jù)輸入端D；和多路轉(zhuǎn)換器26，將該觸發(fā)電路24的Q輸出信號S10輸入給輸入端B，在輸入端A輸入集成電路塊51的第二輸出信號S2，將其輸出信號S4輸出給集成電路塊12的第二輸入端。
再有，測試附加電路可包括多路轉(zhuǎn)換器27，將觸發(fā)電路24的QB輸出信號S16輸入給輸入端A，將集成電路塊52的第二輸出信號S6輸入給輸入端B，同時從輸出端Y輸出選擇信號；觸發(fā)電路28，將該多路轉(zhuǎn)換器27的輸出端Y的輸出信號S14與時鐘CLK同步輸入并保持在數(shù)據(jù)輸入端D；和多路轉(zhuǎn)換器29，將該觸發(fā)電路28的Q輸出信號S15輸入給輸入端B，在輸入端A輸入集成電路塊51的第三輸出信號S12，將其輸出信號S13輸出給集成電路塊52的第三輸入端。
下面說明該半導體集成電路1b的常規(guī)模式動作。模式控制信號SEL2按選擇方式設定S1、S2和S12。模式控制信號SEL1可設定為任意值。由輸入端子3提供的常規(guī)輸入信號DIN輸入給集成電路塊51。僅用多路轉(zhuǎn)換器25選擇集成電路塊51的第一輸出端的輸出信號S1，將其輸出信號S3供給集成電路塊52的第一輸入端。僅由多路轉(zhuǎn)換器26選擇集成電路塊51的第二輸出端的輸出信號S2，將其輸出信號S4供給集成電路塊52的第二輸入端。
僅由多路轉(zhuǎn)換器29選擇集成電路塊51的第三輸出端的輸出信號S12，將其輸出信號S13供給集成電路塊52的第三輸入端子。
集成電路塊52的第一輸出信號S5不通過邏輯門供給集成電路塊13的第一輸入端。集成電路塊52的輸出信號S6也不通過邏輯門供給集成電路塊13的第二輸入端，將集成電路塊13的動作結(jié)果作為常規(guī)輸出信號DOUT輸出給輸出端子7。
下面，說明該半導體集成電路1b測試模式時的動作。在測試模式時，為了向集成電路塊52提供測試用輸入信號TIN，設定模式控制信號。模式控制信號SEL1分別按選擇方式設定測試用輸入信號TIN和觸發(fā)電路23的輸出信號S11及觸發(fā)電路24的輸出信號S16，模式控制信號SEL2分別按選擇方式設定觸發(fā)電路23的輸出信號S9和觸發(fā)電路24的輸出信號S10及觸發(fā)電路28的輸出信號S15。
在第一時鐘周期中由多路轉(zhuǎn)換器21選擇由輸入端子2提供的第一測試用輸入信號TIN，將其輸出信號S7存入觸發(fā)電路23。在第二時鐘周期由多路轉(zhuǎn)換器22選擇存入觸發(fā)電路23的測試用輸入信號作為其輸出信號S11，將其輸出信號S8存入多路轉(zhuǎn)換器24。在同一個第二時鐘周期，由多路轉(zhuǎn)換器21選擇由輸出端子2提供的第二測試用輸入信號TIN，將其輸出信號S7存入觸發(fā)電路23。在第三時鐘周期，由多路轉(zhuǎn)換器27選擇存入觸發(fā)電路24的測試輸入作為其輸出信號S16，將其輸出信號S14存入觸發(fā)電路28。
由多路轉(zhuǎn)換器22選擇存入觸發(fā)電路23的測試用輸入信號作為觸發(fā)電路23輸出信號S11，將其輸出信號S8存入觸發(fā)電路24。在同一個第三時鐘周期，由多路轉(zhuǎn)換器21選擇由輸入端子2提供的第三測試用輸入信號TIN，將其輸出信號S7存入觸發(fā)電路23。
分別由多路轉(zhuǎn)換器25、多路轉(zhuǎn)換器26、多路轉(zhuǎn)換器29選擇存入這三個觸發(fā)電路23、24、25的三個測試用輸入信號，分別將輸出信號S3、S4、S13供給集成電路塊52的第一、第二、第三輸入端。
在集成電路塊52測試后，為了觀測其測試結(jié)果再次設定模式控制信號。模式控制信號SEL1按選擇方式設定集成電路塊52的第一輸出端的輸出信號S5和第二輸出端的輸出信號S6，模式控制信號SEL2按選擇方式分別設定觸發(fā)電路23的輸出信號S9和觸發(fā)電路24的輸出信號S10及觸發(fā)電路28的輸出信號S15。
在一個時鐘周期期間由多路轉(zhuǎn)換器21選擇從集成電路塊52第一輸出端輸出的測試結(jié)果的輸出信號S5，將其輸出信號S7與時鐘CLK同步存入觸發(fā)電路23。同時由多路轉(zhuǎn)換器22選擇輸出信號S5，將其輸出信號S8也存入觸發(fā)電路24。
在同一個時鐘周期期間仍由多路轉(zhuǎn)換器27選擇從集成電路塊52的第二輸出端輸出的測試結(jié)果的輸出信號S6，選擇其輸出信號S14存入觸發(fā)電路28。
通過再次設定模式控制信號，通過多路轉(zhuǎn)換器21、22、27，利用串聯(lián)連接的觸發(fā)電路23、24、28的移位動作，在三個時鐘周期在輸出端子8觀測分別存入觸發(fā)電路23、觸發(fā)電路24、觸發(fā)電路28的集成電路塊52的測試結(jié)果信號TOUT。
存入觸發(fā)電路23和觸發(fā)電路24的測試結(jié)果，由于集成電路塊52的測試結(jié)果都為S5，所以作為測試結(jié)果獲得哪個值都可以。
亦即，由于測試結(jié)果S5調(diào)整了集成電路塊52的輸入端數(shù)和輸出端數(shù)，所以多路轉(zhuǎn)換器27以外的多路轉(zhuǎn)換器21、22共同連接，測試結(jié)果S5和S6如果象本例那樣例如為兩個輸出信號，那么輸入側(cè)也為兩個信號。
在上述第二實施例中，由于在集成電路塊51和52間的信號傳送路徑上未插入時鐘同步的觸發(fā)電路等，此外，也未插入隨機邏輯電路等，在集成電路塊51的第一輸出端和集成電路塊52的第一輸入端間僅插入用于信號選擇的多路轉(zhuǎn)換器25，在集成電路塊51的第二輸出端和集成電路塊52的第二輸入端間僅插入用于信號選擇的多路轉(zhuǎn)換器26，在集成電路塊51的第三輸出端和集成電路塊52的第三輸入端間僅插入用于信號選擇的多路轉(zhuǎn)換器29，所以可降低信號延遲。
此外，在測試模式中，將觸發(fā)電路23、24、28相關連接，在構成移位寄存器時，在這些觸發(fā)電路23、24間僅插入多路轉(zhuǎn)換器22，在觸發(fā)電路24、28間僅插入多路轉(zhuǎn)換器27，因此與現(xiàn)有例相比可以減少信號延遲。
下面說明第三實施例。當參照圖3所示的第三實施例中的半導體集成電路1c的電路圖時，與第一實施例的不同點在于，第二集成電路塊62的輸出端子數(shù)至少比集成電路塊62的輸入端子數(shù)增加一個，對應的第三集成電路塊63的輸入端子數(shù)也增加，使從集成電路塊62的第二輸出端和增加的第三輸出端輸出的輸出信號S17、S18一致的異或電路70的輸出供給多路轉(zhuǎn)換器22的B端子。異或電路70的數(shù)是比集成電路塊62的輸入端數(shù)至少少一的數(shù)。
亦即，該異或電路是為了調(diào)整集成電路塊62的輸出端數(shù)和輸入端數(shù)而設置的，在輸出端數(shù)又升至輸入端數(shù)的情況下，還設有以輸出輸出信號S5的輸出端以外的每兩組的任意輸出端為輸入的異或電路，將這些異或電路分級連接，可變?yōu)橐粋€最終階段的異或電路。
由于除此之外的構成要素與第一實施例相同，所以省略其結(jié)構說明。
下面說明動作。在常規(guī)模式時與第一實施例同樣，模式控制信號SEL2按選擇方式設定S1和S2。模式控制信號SEL1可設定成任意值。將輸入端子3提供的常規(guī)輸入信號DIN供給集成電路塊11，集成電路塊11的輸出信號S1和S2僅分別通過多路轉(zhuǎn)換器25、多路轉(zhuǎn)換器26供給集成電路塊62。集成電路塊62的輸出信號S5、S17、S18不通過邏輯門供給集成電路塊63。把集成電路塊63的動作結(jié)果DOUT供給輸出端子7。
下面，說明測試模式時的動作。首先設定用于向集成電路塊62提供測試用輸入信號TIN的模式控制信號。模式控制信號SEL1按選擇方式設定測試用輸入信號TIN和觸發(fā)電路23的輸出信號S11，模式控制信號SEL2按選擇方式設定觸發(fā)電路23的輸出信號S9和觸發(fā)電路24的輸出信號S10。
在第一時鐘周期，由多路轉(zhuǎn)換器21選擇從輸入端子2提供的第一測試用輸入信號TIN，將其輸出信號S7存入觸發(fā)電路23。
在隨后的第二時鐘周期，由多路轉(zhuǎn)換器22選擇存入觸發(fā)電路23的測試用輸入信號，作為觸發(fā)電路23的輸出信號S11，存入觸發(fā)電路24。在同一個第二時鐘周期，將從輸入端子2提供的第二測試用輸入信號TIN通過多路轉(zhuǎn)換器21存入觸發(fā)電路23。存入兩個觸發(fā)電路23、24的兩個測試用輸入信號TIN，由多路轉(zhuǎn)換器25和多路轉(zhuǎn)換器26選擇各自的輸出，將輸出信號S3、S4供給集成電路塊62。
在向集成電路塊62輸入測試用輸入信號后，再次設定用于觀測其測試結(jié)果的模式控制信號。模式控制信號SEL1按選擇方式設定集成電路塊62的第一輸出信號S5和異或電路70的輸出信號S19，模式控制信號SEL2按選擇方式設定觸發(fā)電路23的輸出信號S9和觸發(fā)電路24的輸出信號S10。
在一個時鐘周期期間，由多路轉(zhuǎn)換器21選擇集成電路塊62的測試結(jié)果的輸出信號S5，存入觸發(fā)電路23。在同一個時鐘周期期間將集成電路塊62的測試結(jié)果的輸出信號S17和S18輸入給異或電路70后，變?yōu)橐恢螺敵鯯19，由多路轉(zhuǎn)換器22選擇，存入觸發(fā)電路24。
通過由多路轉(zhuǎn)換器22串聯(lián)連接的觸發(fā)電路的移位動作，用兩個時鐘周期可由輸出端子8觀測存入觸發(fā)電路23和觸發(fā)電路24的集成電路塊62的測試結(jié)果TOUT。
在上述第三實施例中，由于在集成電路塊11和62之間的信號傳送路徑上不插入與時鐘同步的觸發(fā)電路等，此外也不插入隨機邏輯電路等，在集成電路塊11的第一輸出端和集成電路塊62的第一輸入端之間僅插入用于信號選擇的多路轉(zhuǎn)換器25，在集成電路塊11的第二輸出端和集成電路塊62的第二輸入端之間僅插入用于信號選擇的多路轉(zhuǎn)換器26，所以可降低信號延遲。
此外，在測試模式中，在相關連接觸發(fā)電路23、24構成移位寄存器時，在這些觸發(fā)電路23、24之間僅插入多路轉(zhuǎn)換器22，因此與現(xiàn)有例相比能夠減少信號延遲。
如以上說明，本發(fā)明的半導體集成電路包括測試用附加裝置，將構成輸入電路的第一集成電路塊、由預定功能塊構成的第二集成電路塊和構成輸出電路的第三集成電路塊相關連接，進行第二集成電路塊的功能動作測試，由于僅在第二集成電路塊的輸入側(cè)插入測試用附加裝置，第二和第三集成電路塊間僅用布線直接連接，在常規(guī)動作模式中，在第一集成電路塊的第一輸出端和第二集成電路塊的第一輸入端以及第一集成電路塊的第二輸出端和第二集成電路塊的第二輸入端之間的各自信號傳送路徑上，僅分別插入各一個用于輸入信號選擇的信號選擇裝置，在使用測試用附加裝置的測試模式中，有第二集成電路塊的測試信號輸入時和測試結(jié)果輸出時的信號存入，將與該集成電路塊的輸入端數(shù)對應的多個觸發(fā)電路相關連接，構成移位寄存器，通過該移位寄存器在串行輸出測試結(jié)果的信號時，在這些觸發(fā)電路之間有僅各自插入一個信號選擇裝置的結(jié)構，所以第一效果是在通常動作時從第一集成電路塊向第二集成電路塊的輸入可以與時鐘定時無關地進行。
其理由是由于在第一集成電路塊向第二集成電路塊的輸入路徑上僅插入多路轉(zhuǎn)換器的緣故。
第二效果是在通常動作時使第一集成電路塊向第二集成電路塊的輸出延遲減少，可以改善動作速度。
其理由是由于不通過隨機邏輯等邏輯門連接第一集成電路塊向第二集成電路塊的輸出路徑的緣故。
第三效果是在第二集成電路塊的測試模式時減少構成移位寄存器的第一觸發(fā)電路和第二觸發(fā)電路間的延遲，可以改善動作速度。
其理由是由于在構成移位寄存器的第一觸發(fā)電路和第二觸發(fā)電路之間僅插入一個多路轉(zhuǎn)換器的緣故。
權利要求
1．一種半導體集成電路，配有測試用附加裝置，該測試用附加裝置將構成輸入電路的第一集成電路塊、由預定功能塊構成的第二集成電路塊和構成輸出電路的第三集成電路塊相關連接，用于進行所述第二集成電路塊的功能動作測試，其特征在于，僅在所述第二集成電路塊的輸入側(cè)插入所述測試用附加裝置，所述第二和所述第三集成電路塊間僅用布線直接連接。
2．如權利要求1所述的半導體集成電路，其特征在于，其結(jié)構為在常規(guī)動作模式中，在所述第一集成電路塊的第一輸出端和所述第二集成電路塊的第一輸入端，以及所述第一集成電路塊的第二輸出端和所述第二集成電路塊的第二輸入端間的各信號傳送路徑上，僅插入各自一個用于輸入信號選擇的信號選擇裝置，在采用所述測試用附加裝置的測試模式中，進行所述第二集成電路塊的測試用信號輸入時和測試結(jié)果輸出時的信號存入，將與該集成電路塊的輸入端數(shù)對應的多個觸發(fā)電路相關連接，構成移位寄存器，在通過該移位寄存器將所述測試結(jié)果信號串行輸出時，在這些觸發(fā)電路間分別僅插入一個所述信號選擇裝置。
3．如權利要求2所述的半導體集成電路，其特征在于，所述測試用附加裝置可包括測試輸入端子，用于實施所述第二集成電路塊的功能動作測試，從外部串行輸入所述測試信號；測試輸出端子，用于觀測所述第二集成電路塊的所述功能動作的測試結(jié)果，向外部串行輸出；時鐘端子，從外部輸入時鐘信號；第一模式控制端子和第二模式控制端子，用于切換所述測試模式的動作狀態(tài)，分別從外部輸入第一模式控制信號和輸入第二模式控制信號；第一多路轉(zhuǎn)換器，選擇輸出由所述第一模式控制信號控制的所述第二集成電路塊的所述第一輸出端的輸入信號或來自所述測試輸入端子的輸入信號的其中之一；第一觸發(fā)電路，使該選擇輸出的信號保持與所述時鐘信號同步；第二多路轉(zhuǎn)換器，選擇輸出由所述第二模式控制信號控制的所述第一觸發(fā)電路的一個輸出信號或所述第一集成電路塊的第一輸出端的輸出信號的其中之一；第三多路轉(zhuǎn)換器，選擇輸出由所述第一模式控制信號控制的所述第一觸發(fā)電路的另一輸出信號或所述第二集成電路塊的第二輸出端信號的其中之一；第二觸發(fā)電路，使該選擇輸出的信號保持與所述時鐘信號同步，輸出給所述測試輸出端子；以及第四多路轉(zhuǎn)換器，選擇輸出由所述第二模式控制信號控制的所述第二觸發(fā)電路的一個輸出信號或所述第一集成電路塊的第二輸出端的輸出信號的其中之一。
4．如權利要求3所述的半導體集成電路，其特征在于，在進行所述第二集成電路塊的功能動作測試的情況下，所述測試用附加裝置還可以配有觀測裝置，該裝置將所述第一多路轉(zhuǎn)換器、所述第一觸發(fā)電路、所述第三多路轉(zhuǎn)換器與所述第二觸發(fā)電路串聯(lián)連接，構成一個移位寄存器，從所述測試輸入端子串行輸入分割為第一時鐘和第二時鐘的測試信號，依次保持在所述移位寄存器中，在第一時鐘，將保持在所述第一觸發(fā)電路中的一個所述測試用輸入信號通過所述第二多路轉(zhuǎn)換器供給所述第二集成電路塊的所述第一輸入端，在第二時鐘，將保持在所述第二觸發(fā)電路中的另一所述測試輸入信號通過所述第四多路轉(zhuǎn)換器供給所述第二集成電路塊的所述第二輸入端，從第一輸出端通過所述第一多路轉(zhuǎn)換器在隨后的一個時鐘內(nèi)將該第二集成電路塊的功能動作測試結(jié)果內(nèi)一部分輸出保持在所述第一觸發(fā)電路中，同時從第二輸出端通過所述第三多路轉(zhuǎn)換器將另一部分輸出保持在所述第二觸發(fā)電路中后，響應于所述第一模式控制信號，將所述第一和第二觸發(fā)電路再次連接成一個移位寄存器結(jié)構，在隨后的第二時鐘和第三時鐘，從所述測試輸出端子串行輸出所述功能動作的測試結(jié)果。
5．如權利要求3所述的半導體集成電路，其特征在于，所述測試用附加裝置還可以配有調(diào)整裝置，在所述第二集成電路塊的輸入端數(shù)比輸出端數(shù)至少多一個的情況下，該調(diào)整裝置包括所述第一集成電路塊的第三輸出端；所述第二集成電路塊的第三輸入端；選擇輸出由所述第一模式控制信號控制的所述第二觸發(fā)電路的另一輸出信號或所述第二集成電路塊的第二輸出端信號的其中之一的第五多路轉(zhuǎn)換器；將該選擇輸出的信號保持與所述時鐘信號同步，輸出給所述測試輸出端子的第三觸發(fā)電路；選擇輸出由所述第二模式控制信號的所述第三觸發(fā)電路的一個輸出信號或所述第一集成電路塊的所述第三輸出端的輸出信號的其中之一的以及第六多路轉(zhuǎn)換器；所述第三多路轉(zhuǎn)換器通過使用所述第二集成電路塊的第一輸出端信號，取代所述第二集成電路塊的第二輸出端信號，使所述第二集成電路塊的輸入端數(shù)與輸出端數(shù)一致。
6．如權利要求3所述的半導體集成電路，其特征在于，所述測試用附加裝置還包括調(diào)整裝置，該調(diào)整裝置在所述第二集成電路塊的輸入端數(shù)比輸出端數(shù)至少少一個的情況下配有所述第二集成電路塊的第三輸出端和至少比所述輸入端數(shù)少一個數(shù)的異或電路，在所述第一和所述第二觸發(fā)電路的輸入側(cè)的多路轉(zhuǎn)換器內(nèi)，所述第一多路轉(zhuǎn)換器以外的所述第三多路轉(zhuǎn)換器，通過使用輸入所述第二集成電路塊的所述第二和所述第三輸出端信號的所述異或電路的輸出信號代替所述第二集成電路塊的第二輸出端的信號，使所述第二集成電路塊的輸出端數(shù)與輸入端數(shù)一致。
7．如權利要求2、3、4、5或6所述的半導體集成電路，其特征在于，提供給所述第一集成電路塊的輸入信號和提供給所述測試用附加裝置的測試信號是任意的比特數(shù)，并且所述第一集成電路塊的輸出端和所述第二集成電路塊的輸入端可以有分割成各自相同的任意數(shù)的條件，所述第二集成電路塊的輸出端有分割成包括所述相同任意數(shù)的條件。
全文摘要
在有多個實現(xiàn)預定功能的集成電路塊的半導體集成電路中,高效率地進行集成電路塊的全部功能動作測試,并且可抑制常規(guī)模式時和測試模式時的電路運作速度的下降。在集成電路塊的第一輸出端和集成電路塊的第一輸入端之間僅插入用于信號選擇的多路轉(zhuǎn)換器,在集成電路塊的第二輸出端和集成電路塊的第二輸入端之間僅插入多路轉(zhuǎn)換器,所以可以降低信號延遲。此外,在觸發(fā)電路之間僅插入多路轉(zhuǎn)換器,因而可以減少信號延遲。
文檔編號H01L27/04GK1229925SQ9910002
公開日1999年9月29日 申請日期1999年1月5日 優(yōu)先權日1998年1月5日
發(fā)明者工藤和也 申請人:日本電氣株式會社