專利名稱：具有至少一個從含Se層至含BeTe層的過渡層的Ⅱ－Ⅵ半導體器件及此過渡層的制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有至少一個從含Se層至含BeTe層的過渡層的II-VI半導體器件及此過渡層的制備方法。本發(fā)明特別涉及與一種基于II-VI半導體材料，例如ZnSe的p型導電的混晶的低損耗接觸。
在II-VI半導體器件上制作電接觸可以采用幾種不同的方法。其中，特別是對于在ZnSe基礎(chǔ)上由混晶構(gòu)成的這類器件存在著很大的困難。
采用簡單的金屬接觸在p型導電的ZnSe上制作接觸已證明是不適宜的，因為由于ZnSe具有很高的價帶親合力在金屬/p型導電的半導體過渡層上總是形成一個高肖特基勢壘，此勢壘只是很難的由正載流子隧道穿透。
隧道效應(yīng)可以得到增強，如果p-ZnSe的摻雜通過很低的生長溫度加以提高，從而使此勢壘變窄(參閱J.Qiu和其他作者，Journal ofCrystal Growth 12(1993)從第279頁起)。在ZnSe上提高經(jīng)p接觸導電性能的其它探索，需要在金屬接觸和p-ZnSe之間制作一個高導電性能的HgSe層(參閱Y.Lansari及其它作者，Applied Physics Letters61(1992)從第2554頁起)。
提高邊緣摻雜也可以通過表面附近的p-ZnTe層進行，此外，此p-ZnTe層與ZnSe相比具有較小的價帶親合力(相當于較高的價帶能量)。其結(jié)果是形成了一個較低的肖特基勢壘；此勢壘在高受主濃度的情況下易于被空穴克服。
為了改善歐姆接觸特性而在表面附近降低價帶親合力將帶來新的問題，即通過例如基于ZnSe的器件覆蓋層和例如由ZnSe或BeTe構(gòu)成的不同的價帶親合力，在半導體本體內(nèi)對空穴將產(chǎn)生一個勢壘，此勢壘使通過半導體接觸結(jié)構(gòu)的輸運變得困難。
大家知道，對等價界面，例如ZnSe/ZnTe或GaAs/AlAs的價帶不連續(xù)性只能在很小的程度上加以影響(參閱R.G.Dandrea，C.B.Duke，Journal of Vacuum Science and Technology B.10(4)(1992)第1744頁)。這樣，到目前為止還不知道有什么方法在一個過渡層上，例如由ZnSe至ZnSe或由BeTe至ZnSe的過渡層上消除帶不連續(xù)性，從而使載流子的輸運變得容易。由于在BeTe和ZnSe之間或者在ZnSe和ZnSe之間的價帶不連續(xù)性分別高達約1.2eV或約0.8eV，所以不可能采用克服勢壘的方法例如F.Capasso和其它作者，在Journal of VacuumSciences and Technology B3(4)(1985)第1245頁至1251頁中或H.J.Gossmann及其它作者，在Critical Review in Solid State andMaterials Science18(1)(1993)第1頁至第67頁中所述。
由于這個原因曾經(jīng)有人提出過采用接觸層序列的方法，在此方法中，在表面附近的價帶能量通過制備多層半導體結(jié)構(gòu)逐步加以提高，這樣，可以使價帶邊緣的躍變變緩并且可以使ZnSe和ZnTe之間或ZnSe和BeTe之間的空穴勢壘降低。例如曾經(jīng)有人建議采用ZnSe/ZnTe多層結(jié)構(gòu)，這樣可以將在表面區(qū)內(nèi)的ZnSe價帶能量提高到ZnTe的價帶能量，并且可以制作一個具有低肖特基勢壘的接觸，此接觸是低阻的，特別是可以將ZnTe制作成高p型導電結(jié)構(gòu)(參閱WO94/15369和Y.Fan及其它作者，Appeied Physics Letter 61(1992)從第3161頁起)。這種結(jié)構(gòu)在文獻中稱為“Grading(多層結(jié)構(gòu))”或“Pseudograding(偽多層結(jié)構(gòu))”。一種近似的接觸結(jié)構(gòu)在ZnTe部位采用了BeTe而在BeTe/ZnSe多層結(jié)構(gòu)中作為p接觸如P.M.Meusz，在Applied Physics Letters64(16)(1994)，第2148頁所述，或在US5,422,902中所述。這里，接觸層的晶核質(zhì)量可望得到提高，這樣，對于器件的工作可以消除有害的晶格缺陷。由于有可能以良好的結(jié)構(gòu)質(zhì)量制備與晶格匹配的BeTe/ZnSe“偽多層結(jié)構(gòu)”異質(zhì)結(jié)構(gòu)接觸，所以也可以將與一個II-VI器件的p型導電的電接觸用在至p型導電襯底的界面上，如在WO94/15369中所述。
上述偽多層結(jié)構(gòu)接觸具有包括許多內(nèi)部界面的復雜結(jié)構(gòu)。它由多層結(jié)構(gòu)構(gòu)成，其中，BeTe和ZnTe交替疊層，其中每兩部分的層厚部分逐層改變。ZnSe/BeTe接觸層序列的總的厚度在200和1000之間(參閱P.M.Mansz，Applied Physics Letters 64(16)(1994)，第2148頁或US5,422,902)。在此厚度之內(nèi)BeTe的平均濃度可以通過增大BeTe層厚并且同時減小ZnSe的層厚由0至100％逐漸調(diào)整。BeTe/ZnSe接觸結(jié)構(gòu)的總電阻在BeTe和ZnSe通常的制備參數(shù)下在10-2-10-3Ωcm2范圍內(nèi)，這意味著在此接觸結(jié)構(gòu)中的電損耗過高。電阻大的原因歸結(jié)于在BeTe和ZnTe之間存在著較大的價帶不連續(xù)性，此值為1.21eV。
在上述具有ZnSe/ZnTe或ZnSe/BeTe偽多層結(jié)構(gòu)(Pseudograding)的接觸結(jié)構(gòu)中還有另一個問題，即在摻雜材料氮的高濃度情況下將產(chǎn)生許多晶格缺陷，這些晶格缺陷有可能導致超晶格-矩陣元和摻雜材料的互擴散。這些缺陷也可以在接觸中產(chǎn)生集聚和擴展的晶格缺陷，這樣就嚴重破壞了一個激光二極管的工作，從而降低了它的壽命。
BeTe/ZnSe偽多層結(jié)構(gòu)接觸的另一個問題在于，在所采用的層厚下將導致在BeTe和ZnSe之間的界面上出現(xiàn)波紋狀態(tài)，此波紋狀態(tài)應(yīng)加以調(diào)整以降低彈性應(yīng)力，這種不平整性對于激光二極管的功能同樣具有負面影響。
空穴由例如BeTe的價帶至ZnSe價帶的過渡不僅出現(xiàn)在接觸結(jié)構(gòu)中，而且例如也涉及到具有含BeTe和ZnSe反射器的垂直發(fā)射的激光器。對于這類器件結(jié)構(gòu)采用擴展了的多層結(jié)構(gòu)或偽多層結(jié)構(gòu)是很不利的。
本發(fā)明的任務(wù)在于，研制一種改進了的由一個含Se層、特別是由一個含ZnSe層至一個含BeTe層的過渡層。此外還應(yīng)提出一種能夠重復制備的過渡層的簡單方法。
特別是應(yīng)提出一種接觸，在此接觸中價帶的不連續(xù)性在一個含BeTe層和一個含ZnSe層之間的一個界面上將顯著減小，從而可以實現(xiàn)空穴由一個含BeTe層至含ZnSe層、特別是p型導電層的低損耗過渡。特別是應(yīng)提供若干接觸結(jié)構(gòu)，利用這些結(jié)構(gòu)可以制作到含ZnSe的p型導電的II-VI半導體層的低損耗p型導電接觸。
對于含BeTe材料可以理解為下列材料，諸如BexMgyZn1-x-yTe，BexCdyZn1-x-yTe，BexMgyCd1-x-yTe，BexMnyZn1-x-yTe，BexSryZn1-x-yTe，BexBayZn1-x-yTe。(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1，x+y＜＝1)或含Be和Te或碲的其它混晶。對于含ZnSe材料可以理解為下列材料，諸如BexMgyZn1-x-ySe，BexCdyZn1-x-ySe，BexMgyCd1-x-ySe，BexMnyZn1-x-ySe，BexSryZn1-x-ySe，BexBayZn1-x-ySe。(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1，x+y＜＝1)或ZnxMg1-xSySe1-y或BexZn1-xSySe1-y(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1)，或含Zn和Se或硒的其它混晶。
上述任務(wù)是針對一種II-VI半導體器件加以解決的，此器件具有權(quán)利要求1的特征。優(yōu)選的進一步發(fā)展如從屬權(quán)利要求2至8所述。用于制造II-VI半導體器件的優(yōu)先的方法如權(quán)利要求9至11所述。
根據(jù)本發(fā)明，在一個光電子II-VI半導體器件(光發(fā)射的或光接收的)一個有源層序列上，在一個層序列內(nèi)、例如一個接觸區(qū)內(nèi)，在至少一個含Se、特別是含ZnSe半導體層上，至少外延上一個含BeTe的半導體層；或在至少一個含BeTe的半導體層上，至少外延上一個含Se半導體層(例如用MBE或MOCVD)；和在含BeTe與含ZnSe半導體之間特別是通過插入一個富Se的中間層制備一個界面，以形成一個Be-Se構(gòu)型，此Be-Se構(gòu)型對空穴形成的勢壘(價帶不連續(xù)性)小于1.2eV。
根據(jù)本發(fā)明，這種界面構(gòu)型是這樣制備的，即在ZnSe外延生長時總是以Se覆蓋層終止或開始和/或使ZnSe的生長在富Se的條件下進行。
在按本發(fā)明制備界面的一個優(yōu)選的方法中，在界面處的構(gòu)型是這樣實現(xiàn)的，即在ZnSe層生長后和在BeTe層生長前，向此ZnSe層的表面例如在0.5至60秒時間內(nèi)以1×10-5和1×10-8乇之間的相當于射束的壓力給出一個Se流。這里，襯底溫度在150℃和350℃之間，然而優(yōu)先選在200℃和250℃之間。
在表面的Se穩(wěn)定后接下來可以有一個20秒以內(nèi)的生長間歇，優(yōu)先選在5秒以內(nèi)或者也可無需間歇。
在這樣制備的Se穩(wěn)定的ZnSe/Se表面上制備BeTe層，此ZnSe/Se表面在RHEED(反射高能電子衍射)測量中可以從表面的清晰的(2×1)重組(Rekonstruktion)中加以識別，即在生長BeTe層時在Te和Be之間的流動比例在2至50之間，優(yōu)選將Te∶Be之比調(diào)整到2至10之間。在生長BeTe之后生長可以間歇0至180秒，優(yōu)先選擇間歇時間為1至10秒。其中，襯底溫度保持在ZnSe生長溫度200℃至250℃上，此溫度也可以提高至550℃。
在生長間歇之后，在襯底溫度在150℃和350℃之間時，在表面上以0至180秒的時間給出Se。在這樣制備的BeTe/Se表面上可以開始繼續(xù)生長ZnSe。
在本發(fā)明方法的另一個優(yōu)先的方案中界面的Be-Se構(gòu)型是這樣制備的，即ZnSe的生長是在過量的Se的氛圍中進行的(Se∶Zn的比例為1.1∶1至5∶1)，襯底溫度優(yōu)先選擇在150℃至350℃之間。這里，如果ZnSe的生長率在0.1和1單層之間將是有利的。在這種生長條件下在ZnSe表面上可調(diào)整出清晰的(2×1)重組。這里，在界面上生長的間歇不是非常必要的。
在上述方法中實現(xiàn)了在BeTe和ZnSe界面上形成了Be和Se之間的結(jié)合，但不是Zn和Te之間的結(jié)合。這里利用了以一種束縛狀態(tài)位于BeTe表面的Te原子被Se原子置換。反過來Se原則則不會被Te原則置換。
具有Be-Se構(gòu)型的界面其優(yōu)點在于，在含BeTe和含ZnSe層之間的價帶不連續(xù)性由1.2eV以上下降到約0.4eV。此保留下來的對在價帶中的空穴的勢壘可以在例如由BeTe和ZnSe構(gòu)成的新的接觸結(jié)構(gòu)中通過與受主和施主有針對性的摻雜進一步降低。
按照本發(fā)明的接觸結(jié)構(gòu)特別是用于在由GaAs，InAs，InGaAs，GaP，InP，Si，Ge，ZnO，ZnSe，ZnTe，CdTe，ZnCdTe材料構(gòu)成的襯底上帶有一個用于產(chǎn)生光輻射的有源層的光電子器件，其中，有源層是作為量子阱或具有給定周期的超晶格或多量子阱或量子點結(jié)構(gòu)而構(gòu)成的，其中，有源層安排在用于導電的彼此反型摻雜的若干層之間，并且其中存在著電接觸，這些電接觸由一個含Se材料和含BeTe層的序列構(gòu)成，并且在接觸層序列中在屬于這些組材料的層之間有一個界面，并且此界面是這樣制備的，即在材料過渡層中有可能獲得價帶不連續(xù)性小于1.2eV的一個界面狀態(tài)。
含ZnSe材料在此優(yōu)先由BexMgyZn1-x-ySe，BexCdyZn1-x-ySe，BexMgyCd1-x-ySe，BexMnyZn1-x-ySe，BexSryZn1-x-ySe，BexBayZn1-x-ySe。(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1，x+y＜＝1)ZnxMg1-xSySe，BexZn1-xSySe1-y(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1)構(gòu)成，并且含BeTe層優(yōu)先由BexMgyZn1-x-yTe，BexCdyZn1-x-yTe，BexMgyCd1-x-yTe，BexMgyZn1-x-yTe，BexSryZn1-x-yTe，BexBayZn1-x-yTe(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1，x+y＜＝1)BexZn1-xSySe1-y(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1)，BexCd1-xSyTe1-y(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1)，BexMg1-xSySe1-y(0＜＝x＜＝1，0＜＝y(tǒng)＜＝1)構(gòu)成。
具有小的價帶偏差的界面狀況是在界面上的Be-Se構(gòu)型，這種構(gòu)型優(yōu)先以這種方式形成，即在制作半導體層時在所形成的界面上將含ZnSe層和/或含BeTe層用硒粒子流中的硒進行覆蓋。
在另一種實施方案中，在距含BeTe層和ZnSe層之間的界面d處，在含ZnSe層上至少插入一個具有較高受主濃度的層，間距d優(yōu)先選擇小于40的數(shù)值。
具有較高面電荷密度的一層可以包括碲或BeTe。具有較高面電荷密度的每一層，例如其厚度可在0.5單層和5單層之間。在含BeTe層的部位可以替代地用金屬接觸直接制作在含ZnSe層上。在距界面a1處在含ZnSe層上可以制作一個具有較高受主濃度的層，并且在距界面a2處在含BeTe層上可以制作上具有施主的層。間距a1和a2的大小可以不同或相同。在高摻雜層中受主濃度和施主濃度可以不同或相同。間距a1+a2例如在5和300之間。在高摻雜層中面電荷密度的大小可以大于1012cm-3，并且高摻雜層的厚度例如不大于50個單層。用施主摻雜的區(qū)域例如包含硒或ZnSe。作為施主摻雜材料可以采用Al、Cl、Br或碘。用受主高摻雜的區(qū)域包含例如Te或BeTe，并且作為受主摻雜材料可以采用例如N、As、Sb，P或I、IV或V族中的另外的元素。
在含ZnSe層和含BeTe層之間可以制作一個過渡層，此過渡層由具有成分逐步改變的合金層構(gòu)成。
作為含ZnSe和含BeTe的層可以是p型導電摻雜的。合金可以作為數(shù)字的合金(digitale Legierung)而形成。分級的或數(shù)字分級的合金成分的改變，可以是線性的或非線性的。在含ZnSe層和分級或數(shù)字逐步合金層之間可以至少插入一個具有較高受主濃度的δ摻雜層。在逐步或數(shù)字逐步合金層和含BeTe層之間可以至少插入一個具有施主的δ摻雜層。作為施主材料可以采用Al、CL、Br或碘。δ摻雜層的厚度例如在0.5和50單層之間。在用受主或施主δ摻雜的層中的面電荷密度可以相同，并且可以與δ摻雜層的間距相關(guān)地如此調(diào)整，使得所建立的摻雜偶極子的內(nèi)部電場可以補償在分級或數(shù)字分級合金層內(nèi)的電位梯度。δ摻雜層的間距例如小于300。
下面借助于幾個實施例并結(jié)合附

圖1至15對本發(fā)明接觸結(jié)構(gòu)及其制作方法進一步加以闡述。
圖1示出具有Be-Se構(gòu)型的一個BeTe/ZnSe界面的示意圖。
圖2示出具有Be-Se界面構(gòu)型的一個BeTe/ZnSe過渡層的簡化能帶圖；圖3示出具有Zn-Te構(gòu)型的一個BeTe/ZnSe界面的示意圖。
圖4示出具有Zn-Te界面構(gòu)型的一個BeTe/ZnSe過渡層的簡化能帶圖。
圖5示出具有分級合金(圖5a)層的本發(fā)明接觸結(jié)構(gòu)的層結(jié)構(gòu)的示意圖以及具有分級數(shù)字合金層(圖5b)的本發(fā)明接觸結(jié)構(gòu)的層結(jié)構(gòu)的示意圖。
圖6示出在不考慮摻雜區(qū)域的情況下在具有分級或分級數(shù)字的合金層的過渡層區(qū)域內(nèi)的簡化能帶圖(圖6a)，以及在考慮通過制作一個具有薄的相反摻雜區(qū)域形式的摻雜偶極上所形成的內(nèi)部電場的情況下在具有分級或分級數(shù)字的合金層的過渡層區(qū)域內(nèi)的簡化能帶圖(圖6b)，圖7示出面電荷密度與在圖5a和圖5b中采用的分級合金層寬度的關(guān)系；圖8示出在界面附近具有摻雜偶極子的層結(jié)構(gòu)的示意圖；圖9示出在不考慮摻雜的情況下在含BeTe層和含ZnSe層之間的界面區(qū)域內(nèi)的簡化能帶圖(在圖9a中為平能帶情況)，以及在考慮通過制作一個具有薄的相反摻雜區(qū)域形式的摻雜偶極子所形成的內(nèi)部電場的情況下在界面區(qū)域內(nèi)的簡化能帶圖(圖9b)；圖10示出在摻雜偶極子不同距離的情況下所需要的面電荷密度與勢壘降低的函數(shù)關(guān)系；圖11示出在到一個金屬接觸的界面附近具有δ摻雜區(qū)域的本發(fā)明接觸結(jié)構(gòu)的層結(jié)構(gòu)的示意圖(圖11a)以及在含BeTe材料和含ZnSe材料之間的界面附近具有δ摻雜區(qū)域的本發(fā)明接觸結(jié)構(gòu)的層結(jié)構(gòu)的示意圖(圖11b)；圖12示出在考慮界面附近的δ摻雜層的情況下在金屬/半導體過渡區(qū)域內(nèi)的簡化能帶圖(12a)以及考慮在界面附近的δ摻雜層的情況下在半導體/半導體過渡區(qū)域內(nèi)的簡化能帶圖(圖12b)；圖13示出面電荷密度與在含BeTe材料和含ZnSe材料之間的界面的如在圖11b出現(xiàn)的δ摻雜層間距d的關(guān)系；以及在價帶不連續(xù)性的不同數(shù)值情況下對可以達到的接觸電阻的估計；圖14示出在有源區(qū)對襯底相反一側(cè)具有本發(fā)明接觸結(jié)構(gòu)的一個發(fā)光或激光二極管層結(jié)構(gòu)的示意圖；圖15示出在有源區(qū)面向襯底一側(cè)具有本發(fā)明接觸結(jié)構(gòu)的一個發(fā)光或激光二極管層結(jié)構(gòu)的示意圖。
在圖3中示出的一個閃鋅礦晶格的投影是ZnSe和BeTe之間的界面的示意圖，如果在一個Zn覆蓋的ZnSe層上制備一個含BeTe，它是這樣調(diào)整的。界面的Zn-Te構(gòu)型是通過用虛線表示的鍵臂標志的。此構(gòu)型可以通過位于下面的ZnSe層所實現(xiàn)的Zn表面覆蓋產(chǎn)生，或者當通過在富Zn生長條件下制備ZnSe并且在上面沉積BeTe制作時，此構(gòu)型將自動生成。此界面的形成可以通過ZnSe表面在制備BeTe之前，在RHEED測量中具有一個c(2×2)重組加以識別。在相反的順序中(即ZnSe在BeTe之上)，此構(gòu)型可以通過在具有富Te表面的BeTe上首先通過表面的Zn覆蓋開始生長ZnSe，或者在分子束中仍然具有富Zn條件加以實現(xiàn)。
在這種界面上在正載流子(空穴)由BeTe向ZnSe過渡時產(chǎn)生一個約為1.21eV的勢壘，如圖4所示。此數(shù)值是用UPS(UV光電子光譜學)方法在用上述方法制備的ZnSe/BeTe過渡層上得出的。
圖1所示一個閃鋅礦晶格在{110}面上的投影是ZnSe和BeTe之間界面的示意圖，此界面是這樣形成的，即在Se覆蓋的ZnSe層上制備一個含BeTe層。在此圖中，由繪圖平面向內(nèi)和向外突起的鍵通過雙線表示。界面的Be-Se鍵構(gòu)型通過用虛線表示的鍵臂標志。此構(gòu)型可以通過位于下面的ZnSe層所實現(xiàn)的Se表面覆蓋產(chǎn)生，或者通過在富Se生長條件下制備ZnSe并且在上面沉積BeTe制備。此界面的形成可以通過ZnSe表面在沉積BeTe之前在RHEED測量中具有(2×1)重組加以識別。在相反的順序中(即ZnSe在BeTe之上)可以通過在富Se條件下或在生長之前采用Se射束的方法在BeTe上開始生長ZnSe而實現(xiàn)此構(gòu)型。在這種界面上對正載流子(空穴)在BeTe和ZnSe之間的過渡時可以得到約為0.4eV的勢壘，如圖2所示。此值比在界面上對Zn-Te構(gòu)型的值明顯的小(圖3和圖4)。按本發(fā)明制造到ZnSe的低歐姆接觸的過程正是針對在BeTe和ZnSe之間的空穴勢壘的這種降低，因為包括在ZnSe和BeTe中的摻雜的情況下所留下來的400meV的勢壘可以很容易由空穴克服。在一種接觸結(jié)構(gòu)中，其中采用了由BeTe向ZnSe的過渡和由ZnSe向BeTe的過渡，可以用本發(fā)明界面制備方法(見關(guān)于圖1和圖2的討論)要比在普通生長條件下(例如采用化學方法計算的Zn∶Se比例關(guān)系)在BeTe和ZnSe之間形成的界面具有較低的電壓降。
由于在BeTe和ZnSe之間的價帶不連續(xù)性的減小以及高p型導電的摻雜BeTe和高n型導電的摻雜ZnSe成為可能，從而以簡單的方式方法使得空穴由含BeTe層向含ZnSe層的電過渡變得容易了。
按照本發(fā)明這是例如用圖5a和圖5b示意性所示的一個層序列實現(xiàn)的。這里，在一個含ZnSe層1和一個含BeTe層2之間制作了一個過渡層3。此過渡層可以由合金構(gòu)成，其組分逐步加以改變，使得層3的組分從層1的組分起始在一個寬度為w的區(qū)域內(nèi)逐步的變化到層2的組分，如圖5a所示。組分的這一變化可以以非線性方式，但是優(yōu)先以線性方式逐步進行。它可以通過在層3中合金組成部分的濃度改變加以實現(xiàn)。
此外，按照本發(fā)明在含ZnSe層1和層3之間的界面上作入一個薄層4，其中層4具有較高的受主濃度。在與層2相鄰的逐步變化的合金層3一側(cè)作入一個薄層5，此層具有較高的施主濃度，使得在層4的離化的受主部分和在層5離化的施主部分之間建立的電場能夠補償逐步變化的合金層3內(nèi)的電勢梯度。δ摻雜層4和5的厚度可以在0.5和50個單層之間。
層3的組合由層1的組合起始的如圖5b所示的優(yōu)先的方式改變到層2的組分，即構(gòu)成一個所謂的數(shù)字合金層。在一個數(shù)字合金層中合金組成部分的濃度是這樣調(diào)整的，即將不同材料的很薄的層上下疊置并且層厚比例關(guān)系給出此層序列的平均濃度。數(shù)字合金層3組分的逐步變化可以通過在含ZnSe層6和含BeTe層7之間逐步改變層厚的比例關(guān)系(如圖5b所示)加以實現(xiàn)，如同在偽漸變結(jié)構(gòu)中所作的那樣。
δ摻雜區(qū)域4和5的制作，在圖5b所示具有數(shù)字合金層的本發(fā)明層序列中，是通過在具有受主(δp)的數(shù)字合金層3內(nèi)提高第1含BeTe層4的摻雜實現(xiàn)的。按本發(fā)明用施主(δn)摻雜的在含BeTe層2和數(shù)字合金層3之間的交界處的臨界層可以通過最后的含ZnSe層5的n型摻雜形成。
在本發(fā)明接觸結(jié)構(gòu)(圖5b)的一個優(yōu)先的實施形式中數(shù)字合金層3制作在含ZnSe層1上，其上是2個單層薄的含BeTe層4，與其連接的是8個單層薄的含ZnSe層6。通過將下一個層7的厚度相繼增加的一個單層，同時將其隨后的層6的厚度減小一個單層，在數(shù)字合金層3內(nèi)的層厚比例關(guān)系隨著每一個層對6，7逐步的改變至8單層含BeTe層6和2單層含ZnSe層5。
各個層1、6、7和2可以是p型導電摻雜層。優(yōu)先的作法是層1，6和2為p型導電摻雜層。為了進行p型摻雜可以采用等離子體激活的氮或另一種取自周期表I、IV或V簇元素中的受主。在層5上作為施主可以使用Al、Cl、Br或I。在層4和5中的摻雜濃度以及與此相關(guān)的界面電荷密度的高低是這樣調(diào)整的，即如對圖7的討論所述。在含BeTe層上可以淀積一個含ZnTe層，此層為p型導電摻雜層并且其厚度可以在1nm和500nm之間，以抑制含BeTe層的氧化。
在圖6a和6b中示出了在半導體層結(jié)構(gòu)內(nèi)的價帶Er和導帶Ec圖，如它們在圖5a和5b中所示。在圖6a中示出了無δ摻雜區(qū)(在圖5a或5b中的層4和5)只通過漸變的合金層3確定的價帶Ev和導帶Ec的變化。在圖6a中未考慮層1，2和3的摻雜。在圖6b中計入了在δ摻雜層4，5之間建立的電場的影響。這樣，在適當選擇面電荷密度的情況下可以導致在價帶中空穴勢壘的降低。這樣就使空穴由含BeTe層2至含ZnSe層1的輸運成為可能。假定摻雜濃度相同，則通過摻雜在臨界層4和5得到的面電荷密度δp和δn與漸變的合金層的寬度的關(guān)系可以用δp＝δn＝(εΔEc)/(e2w)公式給出，其中ε為(平均的)半導體材料介電常數(shù)，ΔEc為在層1和層2之間價帶不連續(xù)性的高度，e為基本電荷，w為數(shù)字合金層3的寬度。在逐步變化的或數(shù)字逐步變化的合金層3內(nèi)具有非線性濃度分布的情況下，面電荷密度δp和δn可以彼此有些差別并且不遵循給定的關(guān)系。它們應(yīng)這樣選擇，即所建立的電場與在層3中的電勢變化作用相反。這里，在逐步變化的合金層內(nèi)制作若干個δ摻雜區(qū)域可能是必要的。
在層3中的電勢具有線性變化的情況下，在圖7中示出了在層1和層2的材料之間，例如在層1中的ZnSe和在層2中的BeTe之間在價帶中不同勢壘(勢壘高度)ΔEc(價帶不連續(xù)性)下的面電荷密度(sheetcharge density[cm-2])δp＝δn的關(guān)系。在BeTe和ZnSe之間的界面上在價帶中能量差ΔEc可以按照在對圖1至圖4的討論中所闡述的界面制備方法調(diào)整在1.21eV和0.4eV之間。在有利的情況下，就是說用在層4和5之間的δ摻雜偶極子的電場可以補償0.4eV的電勢差，通過ZnSe可以n型導電摻雜至5.1019cm-3，和BeTe可以p型導電摻雜至1020cm-3的可能性，可以在層4和5中獲得大于1013cm-2的面電荷密度，此面電荷密度可以通過δ摻雜實現(xiàn)。通過按本發(fā)明制備方法將在BeTe和ZnSe之間的價帶不連續(xù)性由1.2eV降至0.4eV可以將具有數(shù)字合金層的過渡區(qū)的寬度減小至100以下如圖7所示，從而可以獲得此接觸結(jié)構(gòu)較小的電阻。本發(fā)明實施方法的另一個優(yōu)點在于，逐步變化或數(shù)字逐步變化的合金層3的層6和7中一個比在漸變或偽漸變接觸結(jié)構(gòu)中所需的摻雜濃度更小的p型導電摻雜已經(jīng)足夠了。在含BeTe層上可以淀積一個含ZnTe層，此層為p型導電摻雜，其厚度可以在1nm和500nm之間。
在本發(fā)明接觸結(jié)構(gòu)的另一種實施形式中，在兩個相反導電摻雜的層內(nèi)，在含ZnSe層和含BeTe層之間，即所謂的摻雜偶極子之間設(shè)置了一個界面，使得在含BeTe層一側(cè)、在一個通過界面附近偶極子的電場形成的三角形電勢中的電子能態(tài)可以被空穴所占據(jù)。在此能級中空穴在向含ZnSe層過渡時，面臨著比均勻摻雜的層序列較低的勢壘。在圖8中示出了一個本發(fā)明接觸結(jié)構(gòu)的層結(jié)構(gòu)的示意圖。其中，在含ZnSe層11，12和含BeTe層13，14之間的界面可以這樣的制備，即如在對圖1和圖2的討論中所述。在距界面d1或d2處制備了一個用受主摻雜的層15或用施主摻雜的層16。在此接觸結(jié)構(gòu)的一種實施方案中選擇間距d1或d2相同，但是它們也可以取不同大小的數(shù)值。但是，距界面的間距不能各大于300。δ摻雜區(qū)域15和16的厚度在0.5和50個單層之間。層11，12，13和14可以是不摻雜的，但是優(yōu)先是p型導電的摻雜。
在本發(fā)明接觸結(jié)構(gòu)的一個優(yōu)先的實施形式中，用受主重摻雜的區(qū)域15由含碲材料、特別是由含BeTe材料構(gòu)成，使得含碲層15的厚度在0.5和5單層之間，并且使空穴在層15中不能停留。在層16中引入施主可以這樣進行，即采用一種n型導電摻雜的含硒材料、特別是含ZnSe材料，其層厚為0.5至5單層。在含BeTe層上可以淀積一個含ZnTe層，此層為p型導電摻雜并且其厚度在1nm和500nm之間。
在圖9a中示出了在一個含ZnSe半導體(區(qū)域1)和一個含BeTe半導體(區(qū)域2)之間的過渡的能帶圖。在此圖中空穴應(yīng)克服一個勢壘Eb，以便由BeTe的價帶Ec到達ZnSe的價帶。在到一個Be-Se構(gòu)型的界面制備中，如對圖1和圖2的討論中所述，此勢壘為Eb＝0.4eV。
在圖9b中示出了同樣材料過渡層的能帶圖。在此圖中考慮到寬度為d1+d2的一個摻雜偶極子的引入。通過此偶極子的內(nèi)部電場導致在界面附近含BeTe層中形成一個三角形電勢。在此電勢阱中空穴可以占據(jù)電子能態(tài)，由此能態(tài)起始空穴只需克服一個較低的勢壘Eb′，此勢壘與均勻摻雜的層序列(如圖9a所示)相比降低了數(shù)值Eb-Eb′＝wδn/ε，其中w＝d1+d2為δ摻雜層的寬度，δn為離化施主或受主的面電荷密度，并且ε為半導體材料的(平均)介電常數(shù)。
在圖10中示出了在摻雜偶極子不同寬度d1+d2下勢壘的降低Eb-Eb′[eV]與離化施主和受主δn＝δp的面電荷密度的關(guān)系，其中假定，d1與d2大小相同。對于例如1012cm-2施主和受主的面電荷密度，通過引入一個寬度為d1+d2＝200至d1+d2＝300的摻雜偶極子使在界面處的勢壘可以降低0.4eV以上，這樣，在含BeTe層和含ZnSe層之間的0.4eV的勢壘完全可以排除。這樣，空穴很容易到達含ZnSe層，從而可以形成一個低損耗的接觸。
在圖11a和11b中示出了至一種p型導電的含ZnSe半導體材料的本發(fā)明接觸結(jié)構(gòu)的另一種實施方案。在圖11a中給出了一種在含ZnSe層上的低損耗金屬接觸的結(jié)構(gòu)。這里，在含ZnSe層21和22上淀積了一個金屬接觸24。在距金屬層24和含ZnSe層22之間的界面d處制作了一個具有較高受主濃度的層，使得層22的厚度d這樣的小，即一個足夠的空穴隧道電流由金屬接觸流向?qū)?2。其中需要注意的是重摻雜層23的厚度應(yīng)選的小一些，以便能夠完全的離化在此區(qū)域的受主，并且能夠使載流子不停留在此層中。
特別是金屬接觸24可以由若干層構(gòu)成，優(yōu)先采用Pd/Pt/An或Sb/Au或其它金屬組合。其中在p型導電的ZnSe上產(chǎn)生一個小于1.2eV的勢壘。金屬序列將在外延生長層序列21，23，22之后通過蒸發(fā)純金屬產(chǎn)生，優(yōu)先將這些金屬直接在外延之后仍然在超高真空內(nèi)制備上去。層21和22用受主以在1016和1019cm-3之間的濃度摻雜并且是p型導電的。層22的厚度d應(yīng)在1和100之間，優(yōu)先小于40。
重摻雜層23可以包含ZnSe，但是優(yōu)先采用一種含碲的材料用于層23，在一個含碲層中的高受主濃度，如同在層23中出現(xiàn)的那樣，可以這樣實現(xiàn)，即碲和摻雜材料同時引入，或首先是碲并在-在生長間歇期間-通過分子束再引入受主材料。含Te層的厚度，即例如在圖11a中的層23，應(yīng)在0.5個單層(這可以通過提供Te和摻雜材料在一個Zn覆蓋的ZnSe表面進行，從而獲得一個Se-Zn-Te-Zn-Se序列)和50個單層之間。在層厚大于0.5單層的情況下，例如可以將重摻雜的BeTe作為摻雜層23引入，其中將BeTe層厚優(yōu)先選擇在1個和5個單層之間。其中，如果這樣制備層21和23之間以及層23和22之間的界面，使得產(chǎn)生一個Be-Se構(gòu)型，如同在對圖1和圖2的討論中所說的說明那樣，則是有利的。作為受主例如可以采用等離子體激活的氮或As，Sb，P或元素周期表I和/或V和/或IV主族的其它元素。
在圖11b中示出了一種接觸或過渡層結(jié)構(gòu)的示意圖，此結(jié)構(gòu)與在圖11a中所示結(jié)構(gòu)不同的是未描述至金屬的過渡層，而是描述了在含ZnSe層21，22之間至含Te層24的過渡層。層21，22和23的一般特征和特殊特征參閱對圖11a的作的說明。層24例如由BeTe或含ZnTe材料構(gòu)成，此材料用外延方法生長在層22上。
在一個優(yōu)先的實施方案中，在層24中重摻雜p型導電的材料，特別是在層24中的受主濃度大于1018cm-3或者層24是簡并摻雜的。在層22和層24之間的界面在一個Be-Se構(gòu)型中制備，使得產(chǎn)生一個對空穴的低勢壘。此界面具有很多的硒在末端，這樣，在生長含BeTe層時在材料過渡層上在禁帶內(nèi)產(chǎn)生電子能態(tài)，并且可以在界面上導致一個費米能級鎖定(Fermi-Level-Pinning)。
在含BeTe層上可以淀積一個含ZnTe層，此層為p型導電并且其厚度在1nm和500nm之間。
圖12a和12b示出圖11a以及圖11b接觸結(jié)構(gòu)能簡化能帶圖。在這些圖中示出了在金屬和一個含ZnSe層之間的界面附近包括一個薄的、用受主重摻雜的層的區(qū)域(圖12a)以及在含BeTe材料23和含ZnSe材料層21，22之間的界面附近包括一個薄的、用受主重摻雜的層的區(qū)域(圖12b)。通過在此重摻雜層的高受主濃度(在圖12a和12b中在價帶邊緣具有高密度δNA-的受主能態(tài)是通過一個灰色區(qū)域表示的)將在半導體中的費米能級EF引入價帶。留下來的勢壘Eb可以由空穴隧道穿透，如果隧道勢壘的寬度(在圖12b中的區(qū)域22)很小的活。
在層23中(圖11a和11b)最小的面電荷密度可以用δp＝δNA-≥(εEb)/(ed)給出。重摻雜層23的厚度d[m]，如在圖11a和11b的實施方案中所示，和受主的表面摻雜δp(面電荷密度＝sheet chargedensity[cm-2])的關(guān)系示于圖13中。在對圖13的計算中假定ε/ε0＝8.5并且空穴的有效質(zhì)量為m*/m0＝0.7。優(yōu)先選擇盡量小的厚度d，因為這樣可以顯著減小接觸電阻。對接觸電阻(contact resistance[Ωcm-2])的估計同樣示于圖13中。
在按照圖11a或11b的本發(fā)明接觸結(jié)構(gòu)的一個實施例中，按照圖13所示的關(guān)系對于d＝30和勢壘Eb＝0.4eV在層23中引入了大于5×1012cm-2的面摻雜，在厚度d＝10中約需要2×1013cm-2面電荷，這可以通過含Te材料的δ摻雜，特別是在層3上的BeTe加以實現(xiàn)。
按照圖12b，在隧道結(jié)構(gòu)中對接觸電阻的估計在空穴勢壘不同數(shù)值下由圖13給出。通過將在含BeTe層和含ZnSe層之間的價帶躍變由1.2eV減小到約0.4eV可以顯著減小接觸電阻，其中值得注意的是小的接觸電阻只有較低勢壘下在厚度d約小于35的情況下獲得，在此區(qū)域的面電荷密度應(yīng)大于5×1012cm-2。在通常勢壘大于1.2eV的情況下需要很高的面電荷密度，而這樣高的面電荷密度用所使用的材料是不能實現(xiàn)的。
上述實施方案在II-VI半導體光電子器件中的應(yīng)用在圖14和圖15中，例如借助于兩個激光或發(fā)光二極管的層結(jié)構(gòu)示出。
在圖14中示出了一個半導體本體101，其中，在半導體襯底102上制作了一個適于產(chǎn)生光的器件結(jié)構(gòu)，此結(jié)構(gòu)由有源區(qū)103構(gòu)成，它可以作為量子阱(QW)或超晶格(SL)或多量子阱(MQW)或量子點結(jié)構(gòu)形成。此有源區(qū)埋入半導體墊壘層104(具有第一導電類型)和105(具有第二導電類型)，這些層要比有源層103具有更大的禁帶寬度。與層序列105，103，104相鄰的是一個第1導電類型的屏蔽層(Mantelschicht)106和一個第2導電類型的屏蔽層107，這兩層具有比層103，104，105較小的折射率。此器件結(jié)構(gòu)經(jīng)一個緩沖層108與具有第2導電類型的襯底102連接。在與襯底102相對的有源層103一側(cè)，在第1導電類型的外屏蔽層106上安置了一個接觸層109。電連接可以通過在層109表面的金屬接觸110，和例如在襯底102背面安置的金屬接觸111進行。
根據(jù)本發(fā)明，制作在上屏蔽層106上的接觸層109可以作為多層結(jié)構(gòu)實施，此層特別是包括含ZnSe和含BeTe材料。作為層109結(jié)構(gòu)的特征是本發(fā)明接觸結(jié)構(gòu)的特征，如在對圖5a、5b、8、11a和11b所示實施方案的討論中給出的那樣。
在采用特別是含硒或ZnSe的p型導電的屏蔽層106上的接觸層109時，在本發(fā)明接觸層序列109中，在層109的層序列內(nèi)的含ZnSe基本層朝向屏蔽層106，并且含碲或BeTe的接觸層朝向金屬接觸層110。
在圖14所示半導體本體101的一個優(yōu)先實施方案中襯底102由n型導電的GaAs構(gòu)成，在此襯底上用分子束外延方法制備上一個n型導電的GaAs或InGaAs緩沖層108。有源區(qū)103寬度在500和15之間，并且例如由BeZnCdSe，ZnCdSSe或一個具有給定周期小于100的ZnSe/BeTe超晶格構(gòu)成，其中，通過選擇各ZnSe和BeTe層的層厚可以調(diào)整激光或發(fā)光二極管的發(fā)射波長。此有源區(qū)也可以作為量子點結(jié)構(gòu)用例如含CdSe的量子點在一個ZnSe或BeMgZnSe矩陣中或另外一種材料中構(gòu)成。作為波導層104和105(厚度約20nm至200nm)可以采用BeZnSe或ZnSSe，按如下方式，即在層104和105上的混晶的晶格與襯底晶體相比晶格失配小于0.1％。在層106和107中例如可以采用BeMgZnSe或ZnMgSSe或具有特定周期的一個BeMgZnSe/BeTe，ZnMgSSe/ZnSe或一個BeMgZnSe/ZnSe超晶格，按如下方式，即在層106和107上的混晶的晶格與襯底晶體相比晶格失配小于0.1％。對層104、106和109進行p型摻雜例如可以采用等離子體激活的氮。作為在層105和107中的施主例如可以應(yīng)用I，Cl，Br或Al。層108例如可以用Si進行n型導電摻雜。金屬接觸110可以由Pd/Pt/Au構(gòu)成，接觸111例如可以由Au/Ge或In構(gòu)成。
在圖15中示出了一個半導體本體101，其中在半導體襯底102上制作了一個適于產(chǎn)生光的器件結(jié)構(gòu)。此結(jié)構(gòu)由一個有源區(qū)103構(gòu)成，此有源區(qū)可以作為量子阱或超晶格或多量子阱或作為量子點結(jié)構(gòu)形成。此有源區(qū)插入在半導體勢壘層104(具有第2導電類型)和105(具有第1導電類型)，這兩層具有比有源層103較大的禁帶寬度。與此層序列105，103，104相鄰的是一個具有第2導電類型的屏蔽層106和具有第1導電類型的屏蔽層107，這兩個屏蔽層與層103、104和105相比具有較小的折射率。此器件結(jié)構(gòu)經(jīng)一個緩沖層108與具有第1導電類型的襯底102連接。與此襯底102相鄰，在襯底和具有第一導電類型的屏蔽層107之間安置了一個接觸層109。導電連接可以通過一個在層106表面附近或在一個接觸層上的金屬接觸110和一個例如在襯底102背面安置的金屬接觸111進行。
按照本發(fā)明，在襯底102或緩沖層108和屏蔽層107之間安置的接觸層109具有多層結(jié)構(gòu)，此結(jié)構(gòu)特別是包括含ZnSe和含BeTe材料。作為層109結(jié)構(gòu)的特征是本發(fā)明接觸結(jié)構(gòu)的特征，如同在對圖5a，5b，8，11a和11b所示實施方案所進行的討論中所給出的那樣。
在應(yīng)用接觸層109時，此層在一個p型導電襯底102和一個p型導電屏蔽層107之間，此屏蔽層特別包含硒或ZnSe，在本發(fā)明接觸層序列中，含ZnSe的基本層在層109的層序列內(nèi)與屏蔽層107相對并且含碲或BeTe接觸層與p型導電的襯底102或緩沖層108相對。
在圖15所示半導體本體101的一個優(yōu)先實施方案中，襯底102由p型導電的GaAs構(gòu)成，在此襯底上采用分子束外延方法制作一個p型導電的GaAs或InGaAs緩沖層108。有源區(qū)厚度在500和15之間并且例如由BeZnCdSe，ZnCdSSe或一個具有特定周期小于100的ZnSe/BeTe超晶格構(gòu)成，其中，通過選擇各ZnSe和BeTe層的層厚可以調(diào)整激光或發(fā)光二極管的發(fā)射波長。作為波導層104，105(厚度約20nm至200nm)可以采用BeZnSe或ZnSSe，以如下方式，即在層104和105中混晶的晶格與襯底晶體晶格相比晶格失配小于0.1％。在層106和層107中例如可以采用BeMgZnSe或ZnMgSSe或具有特定周期的一個BeMgZnSe/BeTe；ZnMgSSe/ZnSe或一個BeMgZnSe/ZnSe超晶格，以如下方式，即在層106和107中混晶的晶格與襯底晶體晶格相比晶格失配小于0.1％。對于層105，107和109的p型摻雜例如可以采用等離子體激活的氮。作為在層104和106中的施主例如可以采用I、Cl、Br或Al。層108例如可以用Si進行n型導電摻雜。金屬接觸110可以由Ti/Pt/Au或Al構(gòu)成，接觸111例如可以由Au/Zn或In構(gòu)成。
借助于這些實施例，結(jié)合本發(fā)明接觸結(jié)構(gòu)和器件，對本發(fā)明界面制備的方式和方法以及對各層的類型和功能所作的說明當然不應(yīng)理解為本發(fā)明僅限于這些實施例。本發(fā)明接觸結(jié)構(gòu)可以在發(fā)射管、探測器，在具有多極控制的有源和無源器件中由在II-VI、III-V和元素半導體構(gòu)成的襯底如ZnSe，CdZnTe，CdTe，GaAs，InAs，GaP，Si，Ge和其它元素上的II-VI半導體構(gòu)成，其中，一個本發(fā)明接觸層序列可以用于形成相對于表面的歐姆接觸以及器件與導電或非導電襯底的電連接。本發(fā)明接觸結(jié)構(gòu)也可以在含CdTe，CdSe，MuTe，MgTe，ZnTe，BeTe，ZnS，BeS，BeSe和ZnSe，ZnO，SrSe，BaSe，SrTe，BaTe，SrS，BaS層的基礎(chǔ)上用于II-VI半導體層的過渡層。
權(quán)利要求
1.II-VI半導體器件(101)，在此器件上在一個層序列(109)內(nèi)至少有一個由一個含BeTe的半導體層(2)向一個含Se半導體層(1)的過渡層，并且在含BeTe半導體層(2)和含Se半導體層(1)之間的界面是這樣制備的，即形成一個Be-Se構(gòu)型。
2.根據(jù)權(quán)利要求1所述II-VI半導體器件，其特征在于，在此器件上對空穴的勢壘小于0.4eV。
3.根據(jù)權(quán)利要求1或2所述II-VI半導體器件，其特征在于，在此器件上在含Se(1)和含BeTe層(2)之間制作了一個過渡層(3)，此過渡層由具有組分逐步變化的合金構(gòu)成。
4.根據(jù)權(quán)利要求3所述II-VI半導體器件，其特征在于，在此器件上逐步變化的合金由數(shù)字逐步變化合金(6，7)形成。
5.根據(jù)權(quán)利要求3或4所述II-VI半導體器件，其特征在于，在此器件上在含Se層(1)和逐步變化或數(shù)字逐步變化合金層之間至少加入一個用受主δ摻雜的層(4)。
6.根據(jù)權(quán)利要求3至5其中之一所述II-VI半導體器件，其特征在于，在逐步變化或數(shù)字逐步變化合金層和含BeTe層(2)之間至少加入一個用施主δ摻雜的層(5)。
7.根據(jù)權(quán)利要求1至6其中之一所述II-VI半導體器件，其特征在于，在含Se層(1)中，在距含BeTe層(2)和含Se層(1)之間的界面一定間距處至少加入一個因受主摻雜的層(15)。
8.根據(jù)權(quán)利要求1至7其中之一所述II-VI半導體器件，其特征在于，在含BeTe層(2)中，在距含BeTe層(2)和含Se層(1)之間的界面一定間距處至少加入一個用施主摻雜的層(16)。
9.根據(jù)權(quán)利要求1至8其中之一所述制造II-VI半導體器件的方法，其特征在于，在外延生長含Se層時以Se覆蓋終結(jié)或開始和/或生長Se在富Se條件下進行。
10.根據(jù)權(quán)利要求9所述方法，其特征在于，在生長含BeTe層之前在含Se層的表面上給出一個Se流。
11.根據(jù)權(quán)利要求9所述方法，其特征在于，Be-Se構(gòu)型是這樣制備的，即含Se層的生長是在富Se條件下進行。
全文摘要
Ⅱ－Ⅵ半導體器件,在此器件上在一個層序列內(nèi),至少有一個由含BeTe半導體層向含Se半導體層的過渡層,并且在含BeTe半導體和含Se半導體層之間的界面是這樣制備的,即形成一個Be－Se構(gòu)型。
文檔編號H01L29/43GK1262787SQ98807030
公開日2000年8月9日 申請日期1998年7月9日 優(yōu)先權(quán)日1997年7月9日
發(fā)明者F·菲舍爾, A·瓦爾格, T·巴隆, G·蘭德維爾, T·利茨, G·羅伊舍爾, M·凱姆, U·策恩德, H·P·斯坦呂克, M·納格斯特拉瑟爾, H·J·盧戈爾 申請人:西門子公司