專利名稱：一種閾值電壓電平設定方法
技術領域：
本發(fā)明涉及一種制造半導體裝置的方法，特別涉及一種通過較少數(shù)目的編碼選擇離子植入過程為一多值掩膜可編程只讀存儲器向多個單元晶體管溝道區(qū)設定多個不同值電壓電平的方法。
在掩膜可編程只讀存儲器中，ROM碼根據(jù)使用者提供的數(shù)據(jù)確定。要確定ROM碼，需要進行多個編碼離子植入過程，其中由光刻處理形成的不同的掩膜圖案被用來選擇性地用離子植入方式將硼植入掩膜可編程只讀存儲器的選定單元晶體管溝道區(qū)。具有被接收硼植入的選定單元晶體管溝道區(qū)電壓電平VT會增加。無硼植入的未選定單元晶體管溝道區(qū)的閾值電壓電平VT保持不變。作為多個編碼離子植入過程的結果，單元晶體管溝道區(qū)具有各自不同的閾值電壓電平，在單元晶體管溝道區(qū)的閾值電壓電平上的差異即形成數(shù)據(jù)。如果兩個不同的閾值電壓電平被寫入單元晶體管溝道區(qū)。就意味著那些單元晶體管溝道區(qū)具有二進制數(shù)字數(shù)據(jù)。如果三個或更多的不同的閾值電壓電平被寫入單元晶體管溝道區(qū)，就意味著那些單元晶體管溝道區(qū)具有多值數(shù)據(jù)。在此情況下，掩膜可編程只讀存儲器即所謂多值掩膜可編程只讀存儲器。
圖1為一多值掩膜可編程只讀存儲器的單元晶體管溝道區(qū)排列的局部平面圖。
多值掩膜可編程只讀存儲器具有多個在第一級別方向上延展的條形n＋－型掩埋區(qū)101和102和多個排列在第一級別方向上的矩形P＋－型隔離區(qū)200的交替排列，從而每個條形P＋－型隔離區(qū)200隔離開兩個相鄰條形n＋－型掩埋區(qū)101和102。每一對條形n＋－型埋區(qū)101和102夾著一隊在第一級別方向上的條形P＋－型隔離區(qū)200。條形n＋－型埋區(qū)101和102分別為每個單元晶體管形成源區(qū)和漏區(qū)。條形n＋－型埋區(qū)101還可作為地線。條形n＋－型埋區(qū)102還可作為位線多值掩膜可編程只讀存儲器還具有多條彼此平行并處在與條形n＋－型埋區(qū)101和102沿其延伸的第－級別方向相垂直的第二級別方向上延伸的字線103。字線103橫貫條形n＋－型埋區(qū)101和102。字線103還可作為柵電極。首先，第二和第三方形單元晶體管溝道區(qū)“a”,“b”和“c”用虛線表示。矩形P＋－型隔離區(qū)200隔離第一和第二方形單元晶體管溝道區(qū)“a”和“b”。每個單元晶體管溝道區(qū)104被設置在字線103下并被夾在第一級別方向上的矩形P＋－式隔離區(qū)200之間，同時，也被夾在條形n＋－型埋區(qū)101和102之間。單元晶體管溝道區(qū)104的閾值電壓通過根據(jù)使用者提供的數(shù)據(jù)進行硼植入被設定以確定ROM-碼。
圖2A至2G為設定多值掩膜可編程只讀存儲器的單元晶體管溝道區(qū)多個閾值電壓電平的常規(guī)方法中的多個順序離子植入處理工序的局部剖視圖。多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同閾值電壓電平可以通過編碼離子植入硅基片上的P-槽區(qū)的綜合使用來設定。例如四個不同的閾值電壓電平VT0、VT1、VT2和VT3通過根據(jù)用戶提供數(shù)據(jù)的第一、第二、第三和第四編碼離子植入四值的可編程只讀存儲器各個單元晶體管溝道區(qū)而設定。第一閾值電壓電平VT0是最低值的閾值電壓電平，第二閾值電壓電平VT1是第二低值的閾值電壓電平，第三閾值電壓電平VT2是第二高值的閾值電壓電平，第四閾值電壓電平VT3是最高值的閾值電壓電平。
參看圖2A，在硅基片上形成有-P-槽區(qū)300。在基片上的P-槽區(qū)300上選擇性地形成有場氧化膜以限定一個被場氧化膜包圍的有源區(qū)。在P-槽區(qū)300的有源區(qū)上形成有一柵氧化膜301。另外，柵電極形成于柵氧化膜301之上從而柵電極可以固定間隔排列，如在圖中只顯示了第一至第四，四個柵電極302a、302b、302c和302d。
參看圖2B，將光刻膠敷在整個硅基片表面上用以在后繼的光刻處理中，在已有氧化膜上形成光刻膠圖形303從而使光刻膠圖形具有一個位于有源區(qū)或柵電極302a、302b、302c和302d上方的開口。
參看圖2C，通過使用光刻膠圖案300和柵電極3a、3b、3c和3d作掩膜，實現(xiàn)將硼用離子植入方式向P-槽區(qū)300的上部區(qū)域植入，其中P-型隔離區(qū)304a、304b、304c、304d和304e形成于P-槽區(qū)300的上部區(qū)域內(nèi)并位于柵電極302a、302b、302c和302d。之間的孔的下方。這種硼的離子植入是在20KeV的離子植入能量大約1×1013/cm-2劑量下完成的。P-型隔離區(qū)304a、304b、304c、304d和304e限定了第一至第四單元晶體管溝道區(qū)305a、305b、305c和305d。第一單元晶體管溝道區(qū)305a被限定在第一和第二P-型隔離區(qū)304a和304b之間且也位于第一柵電極302a的下方。第二單元晶體管溝道區(qū)305b被限定在第二和第三P-型隔離區(qū)304b和304c之間且也位于第二柵電極302b的下方。第三單元晶體管溝道區(qū)305c被限定在第三和第四P-型隔離區(qū)304c和304d之間且也位于第三柵電極302c的下方。第四單元晶體管溝道區(qū)305d被限定在第四和第五P-型隔離區(qū)304d和304e之間且也位于第四柵電極302d的下方。第一、第二、第三和第四單元晶體管溝道區(qū)305a、305b、305c和305d具有第一閾值電壓電平作為最低值閾值電壓電平。
參看圖2D，在一光刻膠圖案306敷在基片上之前清除掉已使用的光刻膠圖形303，其中光刻膠圖形306具有位于第二和第四柵電極302b和302d上方的兩個開口。利用上述光刻膠圖形306作為掩膜，在180KeV的離子植入能量和大約1.0×1013/cm-2到2.0×1013/cm-2范圍內(nèi)的劑量下完成硼的第一編碼離子植入，從而硼原子穿過柵氧化膜301和第二至第四柵電極302b至302d并被離子植入第二至第四柵電極302b至302d下方的第二至第四單元晶體管溝道區(qū)305b至305d之內(nèi)。硼的第一編碼離子植入的結果是，上述第二和第四單元晶體管溝道區(qū)305b和305d的第一閾值電壓電平VT0升到作為第二低值閾值電壓電平的第二閾值電壓電平VT1，同時上述第一和第三單元晶體管溝道區(qū)305a和305c的第一閾值電壓電平VT0保持不變。
參看圖2E在一光刻膠圖形307敷在基片上之前清除掉已使用的光刻膠圖形306，其中光刻膠圖形307具有位于第三和第四柵電極302c和302d上方的兩個開口。
從而通過第二光刻膠圖形307的兩個開孔可以看到第三和第四柵電極302c和302d，而第一和第二柵電極302a和302b以及柵氧化膜301和場氧化膜被光刻膠圖形307蓋住。利用上述光刻膠圖形307作為掩膜，在180KeV的離子植入能量和大約3.0×1013/cm-2到4.0×1013/cm-2圍內(nèi)的劑量下完成硼的第二編碼離子植入，從而硼原子穿過柵氧化膜301和第三至第四柵電極302c和302d并被離子植入通過光刻膠圖形307的開孔可看到的第三至第四柵電極302c至302d下方的第三至第四單元晶體管溝道區(qū)305c至305d之內(nèi)。而第三和第四單元晶體管溝道區(qū)305c和305d具有作為第二最高閾值電壓電平的第三閾值電壓電平VT0，而具有第一和第二閾值電壓電平VT0和VT1的第一和第二單元晶體管溝道區(qū)305a和305b保持不變。
參看圖2F，在光刻膠圖案308敷在基片上之前清除掉已使用的光刻膠圖形307，其中光刻膠圖形308具有位于第四柵電極302d上的單獨開口。這樣，第四電極302d可以透過光刻膠圖案308的單獨開口露出，同時第一、第二和第三柵電極302a、302b和302c以及柵氧化膜301和場氧化膜被光刻膠圖案308覆蓋。利用光刻膠308作為掩膜，在180KeV的離子植入能量和大約1.0×1014/cm-2到2.0×1014/cm-2范圍內(nèi)的劑量下完成硼的第三編碼離子植入，從而硼原子穿過第四柵氧化極302d和柵氧化膜301并被離子植入位于透過光刻膠圖案308的單獨開口露出的第四柵電極下方的第四單元晶體管溝道區(qū)305d之內(nèi)。由此第四單元晶體管溝道區(qū)的作為第二最高閾值的第三閾值電壓電平升至第四閾值電壓電平VT3作為最高閾值電壓電平。同時，具有第一、第二和第三閾值電壓電平VT0、VT1和VT2的第一、第二和第三單元晶體管溝道區(qū)305a、305b和305c保持不變。第三編碼離子植入的結果是，第一單元晶體管溝道區(qū)305a具有第一閾值電壓電平VT0作為最低閾值電壓電平。第二單元晶體管溝道區(qū)305b具有第二閾值電壓電平VT1作為第二最低閾值電壓電平。第三單元晶體管溝道區(qū)305c具有第三閾值電壓電平VT2作為第二最高閾值電壓電平。第四單元晶體管溝道區(qū)305d具有第四閾值電壓電平VT3作為最高閾值電壓電平。
參看圖2G，用過的光刻膠圖案308被消除。通過結合上述的三個編碼離子植入過程，如第一、第二、第三編碼離子植入過程，可以為第一、第二、第三和第四單元晶體管溝道區(qū)305a、305b、305c和305d設定四個不同的閾值電壓電平，如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2和VT3，由此第一單元晶體管溝道區(qū)305a具有第一閾值電壓電平VT0作為最低閾值電壓電平，第二單元晶體管溝道區(qū)305b具有第二閾值電壓電平VT1作為第二最低閾值電壓電平，第三單元晶體管溝道區(qū)305c具有第三閾值電壓電平VT2作為第二最高閾值電壓電平，第四單元晶體管溝道區(qū)305d具有第四閾值電壓電平VT3作為最高閾值電壓電平。
如前所述，常規(guī)方法有必要執(zhí)行至少三個編碼離子植入處理工序。對于照常規(guī)方法要為第一、第二、第三和第四單元晶體管溝道區(qū)305a、305b、305c和305d設定為四個不同的閾值電壓電平，如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2和VT3，很難減少所必需的編碼離子植入處理的數(shù)量。這種必需的編碼離子植入處理步驟數(shù)量上減少的困難導致難以縮短工時。
另外，更嚴重的問題是，通過植入重量很輕的硼完成第一、第二和第三編碼離子植入處理。重量很輕的硼雜質(zhì)很可能表現(xiàn)出由在后來的制造過程中完成的熱處理引起的任何過量的熱擴散。這種過量的熱擴散導致由熱處理引起的單元晶體管溝道區(qū)305a、305b、305c和305d的閾值電壓電平的實質(zhì)性變化。
在日本特許專利公開No.6-318683中介紹一下述與上述常規(guī)方法不同的第二、第三和第四為四值可編程的可讀存儲器的單元晶體管溝道區(qū)設定四個不同的閾值電壓電平的常規(guī)方法。
在第二常規(guī)方法中，在不同的四種劑量級別D1、D2、D3和D4下用四種掩膜圖案完成四個硼的離子植入以設定不同的四個閾值電壓電平。
在第三常規(guī)方法中，在不同的三種劑量級別D2、D3、D4下用三種掩膜圖案以離子植入方式將硼植入第一閾值電壓電平區(qū)以設定不同的四個閾值電壓電平。
在第四常規(guī)方法中，在不同的兩種劑量級別D1和D2下，用兩種掩膜圖案以離子植入方式將硼植入第一閾值電壓電平區(qū)，其中單元晶體管溝道區(qū)之一承受這兩個離子植入，由此設定不同的四個閾值電壓電平。
然而上述第二、第三和第四種方法伴隨著由在后來的制造過程中完成的熱處理引起的過量的熱擴散的嚴重問題。這種過量的熱擴散導致熱處理引起單元晶體管溝道區(qū)的閾值電壓電平的實質(zhì)性變化。
還有，上述第二、第三常規(guī)方法還存在著難以消減必要的編碼離子植入處理步驟的問題，這導致難以縮短工時。
在上述條件下，需要研究出一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的且不存在上述問題的新方法。
相應的，本發(fā)明的目的的提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的且不存在上述問題的新穎方法。
本發(fā)明的另一目的是提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的新穎方法，本方法與第一雜質(zhì)相比，可以抑制在后繼制造過程中完成的熱處理所引起的在單元區(qū)內(nèi)雜質(zhì)的任何過量的熱擴散。
本發(fā)明的另一目的是提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的新穎方法，本方法與第一雜質(zhì)相比，本方法可以避免單元區(qū)的閾值電壓電平的任何較實質(zhì)性變化。
本發(fā)明的又一目的是提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的新穎方法，本方法與第一雜質(zhì)相比，本方法可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理過程的數(shù)量。
本發(fā)明還有一目的是提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的新穎方法，本方法與第一雜質(zhì)相比，本方法可以縮短工時。
所以，本發(fā)明提供一種為多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的新穎方法，本發(fā)明的步驟有進行第一編碼選擇性離子植入處理，將第二雜質(zhì)植入至少一個多個摻有第一雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平，其中第一編碼選擇性離子植入處理中的第二雜質(zhì)比第一雜質(zhì)重，從而可以抑制任何過量的熱擴散以避免單元區(qū)的閾值電壓電平的變化。
根據(jù)上述本發(fā)明，第一編碼選擇或離子植入中的第二雜質(zhì)比第一雜質(zhì)重。這意味著與第一雜質(zhì)相比，重的第二雜質(zhì)能抑制由后繼制造過程中進行的熱處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)性變化。
本發(fā)明的上述和其它目的，特點和優(yōu)點將在下述描述中更為明顯。
下面參照附圖詳細描述本發(fā)明的最佳實施例。
圖1為多值掩膜可編程只讀存儲器的單元晶體管溝道區(qū)的排列的局部平面圖。
圖2A-2G為設定多值掩膜可編程只讀存儲器的單元晶體管溝道區(qū)的多個閾值電壓電平的常規(guī)方法中的多個順序離子植入處理的局部剖視圖。
圖3為一定量的多值可編程只讀存儲器上單元晶體管溝道區(qū)的閾值電壓電平變化示意圖。
圖4A-4G為本發(fā)明第一實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖5為由本發(fā)明第一實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖6A-6G為本發(fā)明第二實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖7為由本發(fā)明第二實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖8A-8G為本發(fā)明第三實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖9為由本發(fā)明第三實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖10A-10G為本發(fā)明第四實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖11為由本發(fā)明第四實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖12A-12G為本發(fā)明第五實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖13為由本發(fā)明第五實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖14A-14G為本發(fā)明第六實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖15為由本發(fā)明第六實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖16A-16G為本發(fā)明第七實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖17為由本發(fā)明第七實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖18A-18G為本發(fā)明第八實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖19為由本發(fā)明第八實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖20A-20G為本發(fā)明第九實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖21為由本發(fā)明第九實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
圖22A-22G為本發(fā)明第十實施例中的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個不同的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。
圖23為由本發(fā)明第十實施例中的用于設定一多值可編程只讀存儲器的多個不同閾值電壓電平的第一和第二編碼選擇性離子植入處理能引起的單元晶體管溝道區(qū)的閾值電壓電平的變化示意圖。
本發(fā)明第一方面提供一種為掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的方法。該方法包括步驟有進行第一編碼選擇性離子植入處理，將第二雜質(zhì)植入至少一個多個摻有第一雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平，其中第一編碼選擇性離子植入處理中的第二雜質(zhì)比第一雜質(zhì)重，從而可以抑制任何過量的熱擴散以避免單元區(qū)的閾值電壓電平的變化。
根據(jù)上述本發(fā)明，第一編碼選擇或離子植入中的第二雜質(zhì)比第一雜質(zhì)重。這意味著與第一雜質(zhì)相比，重的第二雜質(zhì)能抑制由后繼制過程中進行的熱處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)性變化。
第二雜質(zhì)也可具有與第一雜質(zhì)相反的導電型。
彼此相反導電型的第一雜質(zhì)和第二雜質(zhì)的共同應用可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇離子植入處理工序的數(shù)量。這種處理工序數(shù)量的減少可以縮短工時。
第一雜質(zhì)包括硼，第二雜質(zhì)包括比硼重的n-型雜質(zhì)。
第二雜質(zhì)的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出的一種。
第一雜質(zhì)包括n-型雜質(zhì)而第二雜質(zhì)包括比n-型雜質(zhì)重的P-型雜質(zhì)。
另外第二雜質(zhì)具有與第一雜質(zhì)相同的導電型。
更可實現(xiàn)第一雜質(zhì)和第二雜質(zhì)為P-型，第一雜質(zhì)包括硼，第二雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種。
進一步還可實現(xiàn)，第一雜質(zhì)和第二雜質(zhì)為n型，第一雜質(zhì)包括磷，第二雜質(zhì)包括從由砷和銻構成的一組中選出的一種物質(zhì)。
本發(fā)明的進一步還可以包括下一步驟進行第二編碼選擇離子植入，將第三雜質(zhì)植入至少一個多個單元區(qū)中的第二選定區(qū)，從而至少一個單元區(qū)中的第二選定區(qū)具有一個不同于第一和第二閾值電壓電平的第三閾值電壓電平，其中第二編碼選擇性離子植入的第三雜質(zhì)比第一雜質(zhì)重。
第二編碼選擇離子植入中的第三雜質(zhì)比第一雜質(zhì)重。這意味著與第一雜質(zhì)相比，重的第三雜質(zhì)能抑制由后繼制過程中進行的熱處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)性變化。
可以實現(xiàn)的是第三雜質(zhì)具有與第一雜質(zhì)相反的導電型。
彼此相反導電型的第一雜質(zhì)和第三雜質(zhì)的共同應用可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇離子植入處理工序的數(shù)量。這種處理工序數(shù)量的減少可以縮短工時。
還可實現(xiàn)，第一雜質(zhì)包括硼，第三雜質(zhì)包括比硼重的n-型雜質(zhì)。
更可實現(xiàn)，第三雜質(zhì)的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出一種物質(zhì)。
還可實現(xiàn)，第三雜質(zhì)具有與第一雜質(zhì)相同的導電型。
也可實現(xiàn)，第一雜質(zhì)包括一n-型雜質(zhì)，第三雜質(zhì)包括比n-型雜質(zhì)重的P-型雜質(zhì)。
更可實現(xiàn)第一雜質(zhì)和第三雜質(zhì)為P-型，第一雜質(zhì)包括硼，第三雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種物質(zhì)。
進一步還可實現(xiàn)，第一雜質(zhì)和第三雜質(zhì)為n型第一雜質(zhì)包括磷，第三雜質(zhì)包括從由砷和銻構成的一組中選出的一種物質(zhì)。
最好，第二雜質(zhì)的第一編碼選擇性離子植入處理和第三雜質(zhì)的第二編碼選擇性離子植入在彼此不同的劑量下進行。
劑量不同的的第一和第二編碼選擇性離子植入處理的共同應用也可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
最好，至少一個單元區(qū)域中的第一選定區(qū)包括第一選定的多個單元區(qū)，至少一個單元區(qū)中的第一選定區(qū)包括第二選定的多個單元區(qū)，且其中第一選定的多個單元區(qū)部分地蓋住第二選定的多個單元區(qū)，從而至少一個同時屬于第一選定的和第二選定的多個單元區(qū)的被覆蓋單元區(qū)要承受第一編碼選擇性離子植入和后繼的第二編碼選擇性離子植入。
第一和第二編碼選擇性離子植入的單獨和共同的應用可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量上的減少可以縮短工時。
最好，第一編碼選擇性離子植入處理在高于第一雜質(zhì)摻入全部單元區(qū)內(nèi)時的第一離子植入能量下進行。
最好，第二編碼選擇性離子植入處理在第一編碼選擇性離注處理相同的離子植入能量下進行。
本發(fā)明的第二方面提供一種多值掩膜可編程只讀存儲器針對多個單元晶體管溝道區(qū)設定多個不同閾值電壓電平的且不存在上述問題的新穎方法。該方法包括如下步驟進行第一編碼選擇性離子植入處理，將第二雜質(zhì)植入至少一個多個摻有第一雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平。及進行第二編碼選擇性離子植入處理將第三雜質(zhì)植入至少一個多個單元晶體管溝道區(qū)中的第二選定區(qū)具有一個與第一和第二閾值電壓電平不的第三閾值電壓電平，其中第一編碼選擇性離子植入的第二雜質(zhì)比第一雜質(zhì)重，而第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，從而抑制任何過量的熱擴散以避免單元晶體管溝道區(qū)的閾值電壓電平的變化，且其中至少第二和第三雜質(zhì)中的任何一種具有與第一雜質(zhì)相反的導電型。
根據(jù)上述本發(fā)明，第一編碼選擇或離子植入中的第二雜質(zhì)比第一雜質(zhì)重。且第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，這意味著與第一雜質(zhì)相比，重的第二雜質(zhì)和第三雜質(zhì)能抑制由后繼制過程中進行的處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)變化。
第一雜質(zhì)與其中至少一個是與之相反的導電型的第二和第三雜質(zhì)共同使用，可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
可以實現(xiàn)的是第二和第三雜質(zhì)具有與第一雜質(zhì)相反的導電型。
第一雜質(zhì)與具有與其相反導電型的第二和第三雜質(zhì)共同應用可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇離子植入處理工序的數(shù)量。這種處理工序數(shù)量的減少可以縮短工時。
還可實現(xiàn)，第一雜質(zhì)包括硼，第二和第三雜質(zhì)中的每一個包括比硼重的n-型雜質(zhì)。
更可實現(xiàn)，第二和第三雜質(zhì)中的每一個的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出一種物質(zhì)。
也可實現(xiàn)，第一雜質(zhì)包括一n-型雜質(zhì)，第二和第三雜質(zhì)中的每一個包括比n-型雜質(zhì)重的P-型雜質(zhì)。
更可實現(xiàn)第一雜質(zhì)和第二雜質(zhì)為P-型，第一雜質(zhì)包括硼，第二雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種物質(zhì)。
進一步還可實現(xiàn)，第一雜質(zhì)和第二雜質(zhì)為n型，第一雜質(zhì)包括磷，第二雜質(zhì)包括從由砷和銻構成的一組中選出的一種物質(zhì)。
也可實現(xiàn)，第二和第三雜質(zhì)具有彼此相反的導電型。
還可實現(xiàn)，第一雜質(zhì)包括硼，第三雜質(zhì)包括比硼重的n-型雜質(zhì)，第三雜質(zhì)包括比硼重的P-型雜質(zhì)。
更可實現(xiàn)，第二雜質(zhì)中的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出一種物質(zhì)。且第三雜質(zhì)的P-型雜質(zhì)包括從由二氟化硼，鎵和銦構成的一組中選出的一種物質(zhì)。
還可實現(xiàn)，第一雜質(zhì)包括硼，第三雜質(zhì)包括比硼重的P-型雜質(zhì)，第三雜質(zhì)包括比硼重的n-型雜質(zhì)。
更可實現(xiàn)，第三雜質(zhì)的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出的一種物質(zhì)。第二雜質(zhì)的P-型雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種物質(zhì)。
最好，第二雜質(zhì)的第一編碼選擇性離子植入處理和第三雜質(zhì)的第二編碼選擇性離子植入在彼此不同的劑量下進行。
劑量不同的的第一和第二編碼選擇性離子植入處理的共同應用也可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
最好，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第一選定的多個單元晶體管溝道區(qū)，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第二選定的多個單元晶體管溝道區(qū)，且其中第一選定的多個單元晶體管溝道區(qū)部分地蓋住第二選定的多個單元晶體管溝道區(qū)，從而至少一個同時屬于第一選定的和第二選定的多個單元晶體管溝道區(qū)的被覆蓋單元晶體管溝道區(qū)要承受第一編碼選擇性離子植入和后繼的第二編碼選擇性離子植入。
第一和第二編碼選擇性離子植入的單獨和共同的應用可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量上的減少可以縮短工時。
最好，第一編碼選擇性離子植入和第二編碼選擇性離子植入中的任何一個在高于第一雜質(zhì)摻入整個單元晶體管溝道區(qū)時的離子植入能量下進行。
本發(fā)明的第三方面提供一種多值掩膜可編程只讀存儲器針對多個形成于P-型硅區(qū)中的單元晶體管溝道區(qū)設定多個不同閾值電壓電平的且不存在上述問題的新穎方法。該方法包括如下步驟進行第一編碼選擇性離子植入處理，將第二n-型雜質(zhì)植入至少一個多個摻有第一雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平。及進行第二編碼選擇性離子植入處理將第三n-型雜質(zhì)植入至少一個多個單元晶體管溝道區(qū)中的第二選定區(qū)，從而單元晶體管溝道區(qū)的至少所選定的第二選定區(qū)具有一個與第一和第二閾值電壓電平不的第三閾值電壓電平，其中第一編碼選擇性離子植入的第二雜質(zhì)第一雜質(zhì)重，而第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，從而抑制任何過量的熱擴散以避免單元晶體管溝道區(qū)的閾值電壓電平的變化。
根據(jù)上述本發(fā)明，第一編碼選擇或離子植入中的第二雜質(zhì)比第一雜質(zhì)重。且第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，這意味著與第一雜質(zhì)相比，重的第二和第三雜質(zhì)能抑制由后繼制過程中進行的熱處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)變化。
第一雜質(zhì)與具有與之相反的導電型的第二和第三雜質(zhì)共同使用，可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
可實現(xiàn)，第二和第三雜質(zhì)的第一個的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出的一種物質(zhì)。
最好，第二雜質(zhì)的第一編碼選擇性離子植入處理和第三雜質(zhì)的第二編碼選擇性離子植入在彼此不同的劑量下進行。
劑量不同的的第一和第二編碼選擇性離子植入處理的共同應用也可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
最好，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第一選定的多個單元晶體管溝道區(qū)，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第二選定的多個單元晶體管溝道區(qū)，且其中第一選定的多個單元晶體管溝道區(qū)部分地蓋住第二選定的多個單元晶體管溝道區(qū)，從而至少一個同時屬于第一選定的和第二選定的多個單元晶體管溝道區(qū)的被覆蓋單元晶體管溝道區(qū)要承受第一編碼選擇性離子植入和后繼的第二編碼選擇性離子植入。
第一和第二編碼選擇性離子植入的單獨和共同應用地可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量上的減少可以縮短工時。
最好，第一編碼選擇性離子植入和第二編碼選擇性離子植入中的任一個均在高于硼作為第一雜質(zhì)摻入整個單元晶體管溝道區(qū)時的離子植入能量下進行。
本發(fā)明的第四方面提供一種多值掩膜可編程只讀存儲器針對多個形成于P-型硅區(qū)中的單元晶體管溝道區(qū)設定多個不同閾值電壓電平的，且不存在上述問題的新穎方法。該方法包括如下步驟進行第一編碼選擇性離子植入處理，將第二n-型雜質(zhì)植入至少一個多個摻有第一硼雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平。及進行第二編碼選擇性離子植入處理將第三P-型雜質(zhì)植入至少一個多個單元晶體管溝道區(qū)中的第二選定區(qū)具有一個與第一和第二閾值電壓電平不的第三閾值電壓電平，其中第一編碼選擇性離子植入的第二雜質(zhì)第一雜質(zhì)重，而第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，從而抑制任何過量的熱擴散以避免單元晶體管溝道區(qū)的閾值電壓電平的變化。
根據(jù)上述本發(fā)明，第一編碼選擇或離子植入中的第二雜質(zhì)比第一雜質(zhì)重。且第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，這意味著與第一雜質(zhì)相比，重的第二和第三雜質(zhì)能抑制由后繼制過程中進行的處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)性變化。
第一雜質(zhì)與具有與之相反的導電型的第二和第三雜質(zhì)共同使用，可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
更可實現(xiàn)，第二雜質(zhì)的n-型雜質(zhì)包括從P、As和Sb構成的一組中選出的一種物質(zhì)，第三雜質(zhì)的P-型雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種物質(zhì)。
最好，第二雜質(zhì)的第一編碼選擇性離子植入處理和第三雜質(zhì)的第二編碼選擇性離子植入在彼此不同的劑量下進行。
劑量不同的的第一和第二編碼選擇性離子植入處理的共同應用也可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
最好，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第一選定的多個單元晶體管溝道區(qū)，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第二選定的多個單元晶體管溝道區(qū)，且其中第一選定的多個單元晶體管溝道區(qū)部分地蓋住第二選定的多個單元晶體管溝道區(qū)，從而至少一個同時屬于第一選定的和第二選定的多個單元晶體管溝道區(qū)的被覆蓋單元晶體管溝道區(qū)要承受第一編碼選擇性離子植入和后繼的第二編碼選擇性離子植入。
最好，第一編碼選擇性離子植入和第二編碼選擇性離子植入中的任一個均在高于硼作為第一雜質(zhì)摻入整個單元晶體管溝道區(qū)時的離子植入能量下進行。
本發(fā)明的第五方面提供一種多值掩膜可編程只讀存儲器針對多個形成于P-型區(qū)中的單元晶體管溝道區(qū)設定多個不同閾值電壓電平的，且不存在上述問題的新穎方法。該方法包括如下步驟進行第一編碼選擇性離子植入處理，將第二P-型雜質(zhì)植入至少一個多個摻有第一硼雜質(zhì)以具有第一閾值電壓電平的單元區(qū)中的第一選定區(qū)中，從而至少一個單元區(qū)中的第一選定區(qū)具有一個不同于第一閾值電壓電平的第二閾值電壓電平。及進行第二編碼選擇性離子植入處理將第三n-型雜質(zhì)植入至少一個多個單元晶體管溝道區(qū)中的第二選定區(qū)，從而至少第二選定區(qū)具有一個與第一和第二閾值電壓電平不同的第三閾值電壓電平，其中第一編碼選擇性離子植入的第二雜質(zhì)比第一雜質(zhì)重，而第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，從而抑制任何過量的熱擴散以避免單元晶體管溝道區(qū)的閾值電壓電平的實質(zhì)變化。
根據(jù)上述本發(fā)明，第一編碼選擇離子植入中的第二雜質(zhì)比第一雜質(zhì)重。且第二編碼選擇性離子植入的第三雜質(zhì)也比第一雜質(zhì)重，這意味著與第一雜質(zhì)相比，重的第二和第三雜質(zhì)能抑制由后繼制過程中進行的處理引起的單元區(qū)內(nèi)的雜質(zhì)的過量熱擴散。這種對過量熱擴散的抑制可避免單元區(qū)的閾值電壓電平產(chǎn)生實質(zhì)變化。
第一雜質(zhì)與具有與之相反的導電型的第二和第三雜質(zhì)共同使用，可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
可實現(xiàn)，第二雜質(zhì)中P-型雜質(zhì)包括從由二氟化硼、鎵和銦構成的一組中選出的一種物質(zhì)，第三雜質(zhì)中的n-型雜質(zhì)包括從由P、As和Sb構成的一組中選出一種物質(zhì)。
最好，第二雜質(zhì)的第一編碼選擇性離子植入處理和第三雜質(zhì)的第二編碼選擇性離子植入在彼此不同的劑量下進行。
劑量不同的的第一和第二編碼選擇性離子植入處理的共同應用也可以減少使用不同光刻膠圖案作為掩膜的編碼選擇性離子植入處理工序的數(shù)量。這種工序數(shù)量的減少可以縮短工時。
最好，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第一選定的多個單元晶體管溝道區(qū)，至少一個單元晶體管溝道區(qū)中的第一選定區(qū)包括第二選定的多個單元晶體管溝道區(qū)，且其中第一選定的多個單元晶體管溝道區(qū)部分地蓋住第二選定的多個單元晶體管溝道區(qū)，從而至少一個同時屬于第一選定的和第二選定的多個單元晶體管溝道區(qū)的被覆蓋單元晶體管溝道區(qū)要承受第一編碼選擇性離子植入和后繼的第二編碼選擇性離子植入。
第一和第二編碼選擇性離子植入的單獨和共同應用地可以減少使用不同的光刻膠圖案作為掩膜的編碼選擇性離子植入工序的數(shù)量。這種工序數(shù)量上的減少可以縮短工時。
最好，第一編碼選擇性離子植入和第二編碼選擇性離子植入中的任一個均在高于硼作為第一雜質(zhì)摻入整個單元晶體管溝道區(qū)時的離子植入能量下進行。
第一實施例下面參考圖4A到4G詳細描述本發(fā)明的第一實施例，圖4A到4G為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合進行對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖4A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。場氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖4B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖4C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖4D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，并在8.0×1013到8.0×1014的劑量范圍內(nèi)以150KeV的離子植入能量，從而，硼原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而被植入P-型隔離區(qū)5a、5b、5c、5d及5e及位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖4E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的磷的離子植入，從而磷原子穿過第一和第三柵電極3a和3c及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管溝道區(qū)6a和6c中。從而具有作為最高閾值電壓電平VT3的第一和第三單元晶體管溝道區(qū)6a和6c的閾值電壓電平下降一個級別達到作為第二最高閾值電壓電平的第三閾值電壓電平VT2，而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二和第四單元晶體管溝道區(qū)6b和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第三單元晶體管溝道區(qū)6a和6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第二和第四單元晶體管溝道區(qū)6b和6d具有作為最高閥值電壓電平的第四閾值電壓電平VT3。
參考圖4F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在9×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的磷的離子植入，從而磷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管的溝道區(qū)6a和6b，從而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第一單元晶體管溝道區(qū)6a的閾值電壓下降兩個級別成為作為最低閥值電壓電平的第一閾值電壓電平VT0。而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二單元晶體管溝道區(qū)6b的閾值電壓電平下降兩個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1。同時，具有作為第二最高閾值電壓電平第三閾值電壓電平VT2的第三單元晶體管溝道區(qū)6c的閾值電壓電平不變，同時具有作為最高閾值電壓電平的第四閥值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖4G，去除用過的第三光刻膠圖形8，通過綜合上述的兩編碼離子植入的程序，例如第一和第二編碼離子植入程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行進行三次或更多編碼離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的磷進行第一和第二編碼離子植入過程。比硼雜質(zhì)重的磷雜質(zhì)和硼雜質(zhì)相比，可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中用于在后續(xù)的生產(chǎn)過程中進行熱處理產(chǎn)生的過度的雜質(zhì)熱擴散。通過熱處理所造成的抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖5為用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第四閾值電壓電平VT3)。然后以第一種劑量對第一和第三單元晶體管溝道區(qū)6a和6c的第一程序的磷的離子植入，從而第一和第三單元晶體管溝道區(qū)6a和6c的第四閾值電壓電平VT3下降一個級別成為第三閾值電壓電平VT2，而第二和第四單元晶體管溝道區(qū)6b和6d的第四閾值電壓電平VT3保持不變。隨后，以第二種劑量進行對第一和第二單元晶體管溝道區(qū)6a和6b的第二程序的磷原子的植入從而第一單元晶體管溝道區(qū)6a的第三閾值電壓電平VT2下降兩個級別成為第一閾值電壓電平VT0，而第二單元晶體管溝道區(qū)6b的第四閾值電壓電平VT3同樣下降兩個級別成為第二閾值電壓電平VT1。同時，第三單元晶體管溝道區(qū)6c的第三閾值電壓電平VT2及第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第二實施例下面參考圖6A到6G詳細描述本發(fā)明的第二實施例，圖6A到6G為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合應用對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖6A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。柵氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖6B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖6C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖6D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，植入能量為150KeV，劑量范圍為8.0×1013/cm-2到8.0×1014cm-2，從而，硼原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而被植入P-型隔離區(qū)5a、5b、5c、5d及5e及位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖6E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在9.0×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的磷的離子植入，從而磷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管溝道區(qū)6a和6b中。從而具有作為最高閾值電壓電平VT3的第一和第二單元晶體管溝道區(qū)6a和6b的閾值電壓電平下降兩個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1，而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第三和第四單元晶體管溝道區(qū)6c和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第三單元晶體管溝道區(qū)6a和6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第二和第四單元晶體管溝道區(qū)6b和6d具有作為最高閥值電壓電平的第四閾值電壓電平VT3。
參考圖6F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的磷的離子植入，從而磷原子穿過第一和第三柵電極3a和3c及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管的溝道區(qū)6a和6c，從而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第一單元晶體管溝道區(qū)6a的閾值電壓下降一個級別成為作為最低閥值電壓電平的第一閾值電壓電平VT0。而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二單元晶體管溝道區(qū)6b的閾值電壓電平下降一個級別達到作為第二最高閾值電壓電平的第三閾值電壓電平VT2。同時，具有作為第二最低閾值電壓電平第二閾值電壓電平VT1的第二單元晶體管溝道區(qū)6b的閾值電壓電平不變，同時具有作為最高閾值電壓電平的第四閥值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖6G，去除用過的第三光刻膠圖形8，通過綜合上述的兩編碼離子植入的程序，例如第一和第二編碼離子值程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行進行三次或更多編碼離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的磷進行第一和第二編碼離子植入過程。比硼雜質(zhì)重的磷雜質(zhì)和硼雜質(zhì)相比，可以抑制在后續(xù)的生產(chǎn)過程中由于進行熱處理產(chǎn)生的第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中的過度的雜質(zhì)熱擴散。通過熱處理所造成的抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖7為用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第四閾值電壓電平VT3)。然后以第二種劑量對第一和第二單元晶體管溝道區(qū)6a和6b的第一程序的磷的離子植入，從而第一和第二單元晶體管溝道區(qū)6a和6b的第四閾值電壓電平VT3下降兩個級別成為第二閾值電壓電平VT1，而第三和第四單元晶體管溝道區(qū)6c和6d的第四閾值電壓電平VT3保持不變。隨后，以第一種劑量進行對第一和第三單元晶體管溝道區(qū)6a和6c的第二程序的磷原子的植入從而第一單元晶體管溝道區(qū)6a的第二閾值電壓電平VT1下降一個級別成為第一閾值電壓電平VT0，而第三單元晶體管溝道區(qū)6c的第四閾值電壓電平VT3同樣下降一個級別成為第三閾值電壓電平VT2。同時，第二單元晶體管溝道區(qū)6b的第二閾值電壓電平VT1及第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第三實施例下面參考圖8A到8G詳細描述本發(fā)明的第三實施例，圖8A到8G為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合應用對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖8A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。場氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖8B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖8C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖8D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，從而，硼原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而被植入P-型隔離區(qū)5a、5b、5c、5d及5e及位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為第二最高閾值電壓電平的第三閾值電壓電平VT2。
參考圖8E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在9.0×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的磷的離子植入，從而磷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管溝道區(qū)6a和6b中。從而具有作為第一最高閾值電壓電平VT2的第一和第二單元晶體管溝道區(qū)6a和6b的閾值電壓電平下降兩個級別達到作為最低閾值電壓電平的第一閾值電壓電平VT0，而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第三和第四單元晶體管溝道區(qū)6c和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第二單元晶體管溝道區(qū)6a和6b具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第三和第四單元晶體管溝道區(qū)6c和6d具有作為第二最高閥值電壓電平的第三閾值電壓電平VT2。
參考圖8F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第二柵電極3b和第四柵電極3d的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第二和第四柵電極3b和3d，而第一和第三柵電極3a和3c以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的二氟化硼的離子植入，從而二氟化硼分子穿過第二和第四柵電極3b和3d及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第二和第四柵電極3b和3d下面的第二和第四單元晶體管的溝道區(qū)6b和6d，從而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第二單元晶體管溝道區(qū)6b的閾值電壓上升一個級別成為作為第二最低閥值電壓電平的第二閾值電壓電平VT1。而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第四單元晶體管溝道區(qū)6d的閾值電壓電平上升一個級別達到作為最高閾值電壓電平的第四閾值電壓電平VT3。同時，具有作為最低閾值電壓電平第一閾值電壓電平VT0的第一單元晶體管溝道區(qū)6a的閾值電壓電平不變，同時具有作為第二最高閾值電壓電平的第三閥值電壓電平VT2的第三單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖8G，去除用過的第三光刻膠圖形8，通過綜合上述的兩編碼離子植入的程序，例如第一和第二編碼離子值程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行進行三次或更多編碼離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的磷和二氟化硼進行第一和第二編碼離子植入過程。比硼雜質(zhì)重的磷雜質(zhì)和二氟化硼雜質(zhì)和硼雜質(zhì)相比，可以抑制在后續(xù)的產(chǎn)生過程中由于進行熱處理產(chǎn)生的第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中的過度的雜質(zhì)熱擴散。通過熱處理所造成的抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖9為用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第二閾值電壓電平VT1)。然后以第二種劑量對第一和第二單元晶體管溝道區(qū)6a和6b的第一程序的磷的離子植入，從而第一和第二單元晶體管溝道區(qū)6a和6b的第三閾值電壓電平VT2下降兩個級別成為第一閾值電壓電平VT0，而第三和第四單元晶體管溝道區(qū)6c和6d的第三閾值電壓電平VT2保持不變。隨后，以第一種劑量進行對第二和第四單元晶體管溝道區(qū)6b和6d的第二程序的二氟化硼分子的植入從而第二單元晶體管溝道區(qū)6b的第一閾值電壓電平VT0上升一個級別成為第二閾值電壓電平VT1，而第四單元晶體管溝道區(qū)6d的第三閾值電壓電平VT2同樣上升一個級別成為第四閾值電壓電平VT3。同時，第一單元晶體管溝道區(qū)6a的第一閾值電壓電平VT0及第三單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第四實施例下面參考圖10A到10G詳細描述本發(fā)明的第四實施例，圖10A到10G為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合應用對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖10A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。場氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖10B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖10C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖10D，通過用上述光刻膠圖形4作為掩膜進行磷的離子植入，從而，磷原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而被植入P-型隔離區(qū)5a、5b、5c、5d及5e及位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為第二最高閾值電壓電平的第三閾值電壓電平VT2。
參考圖10E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第二柵電極3b和第四柵電極3d上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第二和第四柵電極3b和3d，而第一和第三柵電極3a和3c以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的二氟化硼的離子植入，從而二氟化硼分子穿過第二和第四柵電極3b和3d及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第二和第四柵電極3b和3d下面的第二和第四單元晶體管溝道區(qū)6b和6d中。從而具有作為第二最高閾值電壓電平VT2的第二和第四單元晶體管溝道區(qū)6b和6d的閾值電壓電平上升一個級別達到作為最高閾值電壓電平的第四閾值電壓電平VT3，而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第一和第三單元晶體管溝道區(qū)6a和6c的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第二和第四單元晶體管溝道區(qū)6b和6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第三單元晶體管溝道區(qū)6a和6c具有作為第二最高閥值電壓電平的第三閾值電壓電平VT2。
參考圖10F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在9×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的磷的離子植入，從而磷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管的溝道區(qū)6a和6b，從而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第一單元晶體管溝道區(qū)6a的閾值電壓下降兩個級別成為作為最低閥值電壓電平的第一閾值電壓電平VT0。而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二單元晶體管溝道區(qū)6b的閾值電壓電平下降兩個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1。同時，具有作為第二最高閾值電壓電平第三閾值電壓電平VT2的第三單元晶體管溝道區(qū)6c的閾值電壓電平不變，同時具有作為最高閾值電壓電平的第四閥值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖10G，去除用過的第三光刻膠圖形8，通過綜合上述的兩編碼離子植入的程序，例如第一和第二編碼離子值程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行進行三次或更多編碼離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的二氟化硼和磷進行第一和第二編碼離子植入過程。比硼雜質(zhì)重的二氟化硼和磷雜質(zhì)和硼雜質(zhì)相比，可以抑制在后續(xù)的產(chǎn)生過程中進行熱處理產(chǎn)生的第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中的過度的雜質(zhì)熱擴散。通過熱處理所造成的抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖11為用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第三閾值電壓電平VT2)。然后以第一種劑量對第二和第四單元晶體管溝道區(qū)6b和6d的第一程序的二氟化硼的離子植入，從而第二和第四單元晶體管溝道區(qū)6b和6d的第三閾值電壓電平VT2上升一個級別成為第四閾值電壓電平VT3，而第一和第三單元晶體管溝道區(qū)6a和6c的第三閾值電壓電平VT2保持不變。隨后，以第二種劑量進行對第一和第二單元晶體管溝道區(qū)6a和6b的第二程序的磷原子的植入從而第一單元晶體管溝道區(qū)6a的第三閾值電壓電平VT2下降兩個級別成為第一閾值電壓電平VT0，而第二單元晶體管溝道區(qū)6b的第四閾值電壓電平VT3同樣下降兩個級別成為第二閾值電壓電平VT1。同時，第三單元晶體管溝道區(qū)6c的第三閾值電壓電平VT2及第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第五實施例將參考圖12A到12G對本發(fā)明第五實施例進行描述，圖12A到12G為本發(fā)明第五實施例的多值可編程只讀存儲器的單元晶體管溝道區(qū)設定多個沒的閾值電壓電平的新穎方法中的順序步驟的局部剖視圖。在本實施例中，通過向一硅基片上的P-槽區(qū)內(nèi)的多個編碼離子植入處理工序而設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電。這四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3?？筛鶕?jù)用戶提供的數(shù)據(jù)向可編程閾值電壓電平的各個單元晶體管溝道區(qū)進行第一和第二編碼離子植入，第一閾值電壓電平VT0為最低閾值電壓電平，第二閾值電壓電平VT1為第二最低電壓電平，第三閾值電壓電平VT2為第二第二最高閾值電壓電平。第四閾值電壓電平VT3為最高電壓電平。
參考圖12A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。在P-槽區(qū)1的有源區(qū)上形成柵氧化膜2。此外，在柵氧化膜2的表面上形成柵電極從而柵電極以恒定的間距排布，其中只有例如第一到第四柵電極3a、3b、3c和3d被示出。
參考圖12B，為了進行隨后的光刻過程，在硅基片的整個表面上提供一層光刻膠，從而光刻膠圖形具有有源區(qū)或柵電極3a、3b、3c和3d上的開孔。
參考圖12C，通過使用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜將硼離子植入P-槽區(qū)的上部區(qū)域中，從而在P-槽區(qū)1的上部區(qū)域內(nèi)形成P-型隔離區(qū)5a、5b、5c和5d及5e并使其位于柵電極3a、3b、3c和3d間的孔隙下面。以大約1×1013/cm-2的劑量在20KeV的能量下進行硼的離子植入過程。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間并位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間且同樣位于第四柵電極3d下面。
參考圖12D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，從而硼原子穿過柵氧化膜2及第一到第四柵電極3a、3b、3c和3d從而不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e而且還被植入到位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子同時穿過第一到第四棚電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而使上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有統(tǒng)一的閾值電壓電平，例如第二閾值電壓電平VT1作為第二最低閥值電壓電平。
參考圖12E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二圖形7分別在第三柵電極3c和第四柵電極3d上具有兩個開孔，從而通過第二光刻膠圖形7的兩個開孔可以看到第三和第四柵電極3c和3d，而第一和第二柵電極3a和3d以及柵氧化膜2及場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在9×1012/cm-2到1×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的二氟化硼的離子植入，從而二氟化硼分子穿過第三和第四柵電極3c和3d及柵氧化膜2而被植入位于通過第二光刻膠圖形7的開孔可以看到的第三和第四柵電極3c和3d下面的第三和第四單元晶體管溝道區(qū)6c和6d中。從而具有作為第二最低閾值電壓電平VT1的第三和第四單元晶體管溝道區(qū)6c和6d的閾值電壓電平升高兩個級別以達到作為最高閾值電壓電平的第四閾值電壓電平VT3，而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第一和第二單元晶體管溝道6a和6b的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第三和第四單元晶體管溝道區(qū)6c和6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二單元晶體管溝道區(qū)6a和6b具有作為第二最低閥值電壓電平的第二閾值電壓電平VT1。
參考圖12F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8分別具有兩個位于第一柵電極3a和第三柵電極3c之上的開孔，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2及場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的磷的離子植入，從而磷原子穿過第一和第三柵電極3a和3c及柵氧化膜2，而被離子植入通過第三光刻膠圖形8的開孔可以看到的第一和第三柵電極3d和3c下面的第一和第三單元晶體管的溝道區(qū)6a和6c，而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第一單元晶體管溝道區(qū)6a的閾值電壓下降一個級別達到作為最低閥值電壓電平的第一閾值電壓電平VT0，而同時具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第三單元晶體管溝道區(qū)6c的閾值電壓電平下降一個級別達到作為第二最高閾值電壓電平的第三閥值電壓電平VT2。同時，具有作為第二最低閾值電壓電平的第二閾值電壓電壓VT1的第二單元晶體管溝道區(qū)6b的閾值電壓電平保持不變，同時，具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖12G，除去用過的第三光刻膠圖形8，通過將上述兩編碼離子植入結合起來，例如第一和第二編碼離子植入過程可以對第一、第二、第三及第四單元晶體管溝道區(qū)6a、6b、6c及6d設置四個不同的閾值電壓電平，諸如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，對于傳統(tǒng)的方法如上所述需要進行三次或更多編碼離子植入過程。上述的新方法可以減少離子植入過程的程序數(shù)目，而將四個不同的閾值電壓電平(如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)設置到第一、第二第三及第四單元晶體管溝道區(qū)6a、6b、6c及6d。離子植入過程所需程序的減少可以縮短工時。
此外，很重要是通過植入二氟化硼和比硼重的磷進行第一和第二編碼離子植入過程。與硼雜質(zhì)相比二氟化硼雜質(zhì)和比硼雜質(zhì)重的磷雜質(zhì)，可以抑制在第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d內(nèi)的由在后續(xù)的制造過程中進行的熱處理所產(chǎn)生的雜區(qū)的過量熱擴散。這種對過量熱過散的抑制可以避免第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平發(fā)生實質(zhì)性的變化。
圖13為通過進行用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼選擇性離子植入而在單元晶體管溝道區(qū)內(nèi)發(fā)生的閾值電壓電平的變化。通過進行硼的離子植入，從而對所有的單元晶體管溝道區(qū)6a、6b、6c及6d設置一個統(tǒng)一的閾值電壓電平(如第二閾值電壓電平VT1)。然后以第二種劑量對第三和第四單元晶體管溝道區(qū)6c和6d進行二氟化硼的第一編碼離子植入，從而第三和第四單元晶體管溝道區(qū)6c和6d的第二閾值電壓電平VT1上升兩個級別達到第四閾值電壓電平VT3，而第一和第二單元晶體管溝道區(qū)6a和6b的第二閾值電壓電平VT1保持不變。隨后，以第一種劑量對第一和第三晶體管溝道區(qū)6a和6c進行第二程序的磷的離子植入，從而第一單元晶體管溝道區(qū)6a的第二閾值電壓電平VT1下降一個級別達到第一閾值電壓電平VT0，第三單元晶體管溝道區(qū)6c的第四閾值電壓電平VT3也降低一個級別成為第三閾值電壓電平VT2。同時第二單元晶體管溝道區(qū)6b的第二閾值電壓電平VT1和第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第六實施例下面參考圖14A到14G詳細描述本發(fā)明的第六實施例，圖14A到14G為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部局部截面示意圖。在此實施例中，通過綜合應用對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖14A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。場氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖14B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖14C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成的P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖14D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，從而，硼原子穿過柵氧化膜2和第一至第四柵電極3a、3b、3c和3d從而不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e還被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而使硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而使上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如第二最低閾值電壓電平的第二閾值電壓電平VT1。
參考圖14E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一程序的磷的離子植入，從而磷原子穿過第一和第三柵電極3a和3c及柵氧化膜2被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管溝道區(qū)6a和6c中。從而具有作為第二最低閾值電壓電平VT1的第一和第三單元晶體管溝道區(qū)6a和6c的閾值電壓電平下降一個級別達到作為最低閾值電壓電平的第一閾值電壓電平VT0，而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第二和第四單元晶體管溝道區(qū)6a和6b的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第三單元晶體管溝道區(qū)6a和6c具有作為最高閾值電壓電平的第一閾值電壓電平VT0。第二和第四單元晶體管溝道區(qū)6b和6d具有作為第二最低閥值電壓電平的第二閾值電壓電平VT1。
參考圖14F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第三柵電極3c和第四柵電極3d的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第三和第四柵電極3c和3d，而第一和第二柵電極3a和3b以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在9×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行第二程序的二氟化硼的離子植入，從而二氟化硼分子穿過第三和第四柵電極3c和3d及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第三和第四柵電極3c和3d下面的第三和第四單元晶體管的溝道區(qū)6c和6d，從而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第三單元晶體管溝道區(qū)6c的閾值電壓下降兩個級別成為作為第二最高閥值電壓電平的第三閾值電壓電平VT2。而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第四單元晶體管溝道區(qū)6d的閾值電壓電平上升兩個級別達到作為最高閾值電壓電平的第四閾值電壓電平VT3。同時，具有作為最低閾值電壓電平第一閾值電壓電平VT0的第一單元晶體管溝道區(qū)6a的閾值電壓電平不變，同時具有作為第三最低閾值電壓電平的第二閥值電壓電平VT1的第二單元晶體管溝道區(qū)6b的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖14G，去除用過的第三光刻膠圖形8，通過綜合進行上述的兩編碼離子植入的程序，例如第一和第二編碼離子植入程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給定第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行三次或更多編碼離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的磷和二氟化硼進行第一和第二編碼離子植入過程。比硼雜質(zhì)重的磷雜質(zhì)和二氟化硼雜質(zhì)與硼雜質(zhì)相比，通過在后續(xù)的產(chǎn)生過程中，通過進行熱處理，可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中的過度的雜質(zhì)熱擴散。通過熱處理所造成的抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖15為用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第二閾值電壓電平VT1)。然后以第一種劑量對第一和第三單元晶體管溝道區(qū)6a和6c進行第一程序的磷的離子植入，從而第一和第三單元晶體管溝道區(qū)6a和6c的第二閾值電壓電平VT1下降一個級別成為第一閾值電壓電平VT0，而第二和第四單元晶體管溝道區(qū)6b和6d的第二閾值電壓電平VT1保持不變。隨后，以第二種劑量對第三和第四單元晶體管溝道區(qū)6c和6d第二程序的二氟化硼的離子植入，從而第三單元晶體管溝道區(qū)6c的的第一閾值電壓電平VT1上升兩個級別成為第三閾值電壓電平VT2，而第四單元晶體管溝道區(qū)6d的第二閾值電壓電平VT1同樣上升兩個級別成為第四閾值電壓電平VT3。同時，第一單元晶體管溝道區(qū)6a的第一閾值電壓電平VT0及第二單元晶體管溝道區(qū)6b的第二閾值電壓電平VT1保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第七實施例下面參考圖16A到16F對本發(fā)明的第七實施例進行描述，它們示出了對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部局部截面示意圖。在此實施例中，通過綜合應用對硅基片上的P-槽區(qū)中的離子植入的各程序，可對多值可編程只讀存儲器的單元晶體管溝道區(qū)設定四個不同的閾值電壓電平?？筛鶕?jù)用戶的數(shù)據(jù)要求通過對四值可編程只讀存儲器的各個單元晶體管溝道區(qū)的第一和第二編碼離子植入過程設定四個不同的閾值電壓電平(如第一、第二、第三及第四閾值電壓電平VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖16A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。在P-槽區(qū)1的有源區(qū)上形成了柵氧化膜2。此外，柵電極形成在柵氧化膜2的表面上形成柵電極，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖16C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖16D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，從而，硼原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e還被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量從而硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量從而上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如第二最低閾值電壓電平的第二閾值電壓電平VT0。
參考圖16E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第三柵電極3a和3b，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行第一編碼的磷的離子植入，從而磷原子穿過第一和第三柵電極3a和3c及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管溝道區(qū)6a和6c中。從而具有作為最低閾值電壓電平VT0的第一和第三單元晶體管溝道區(qū)6a和6c的閾值電壓電平上升一個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1，而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第二和第四單元晶體管溝道區(qū)6b和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第三單元晶體管溝道區(qū)6a和6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第二和第四單元晶體管溝道區(qū)6b和6d具有作為最低值電壓電平的第一閾值電壓電平VT0。
參考圖16F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在9×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行二氟化硼第二編碼的離子植入，從而二氟化硼分子穿過第一和第二柵電極3a和3b及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管的溝道區(qū)6a和6b，從而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第一單元晶體管溝道區(qū)6a的閾值電壓上升兩個級別成為作為最高閥值電壓電平的第四閾值電壓電平VT3。而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第二單元晶體管溝道區(qū)6b的閾值電壓電平上升兩個級別達到作為第二最高閾值電壓電平的第三閾值電壓電平VT2。同時，具有作為第二最低閾值電壓電平第二閾值電壓電平VT1的第三單元晶體管溝道區(qū)6c的閾值電壓電平不變，同時具有作為最低閾值電壓電平的第一閥值電壓電平VT0的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。
參考圖16G，去除用過的第三光刻膠圖形8，通過綜合進行上述的兩編碼離子植入的程序，例如第一和第二編碼離子植入程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3，第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行三次或更多次數(shù)的離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的二氟化硼進行第一和第二編碼離子植入過程。與硼雜質(zhì)相比，比硼雜質(zhì)重的二氟化硼雜質(zhì)，可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中在后續(xù)的制造過程中，進行熱處理產(chǎn)生的過度的雜質(zhì)熱擴散。抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖17為因進行設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入，單元晶體管溝道區(qū)的閾值電壓電平發(fā)生的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第一閾值電壓電平VT0)。然后以第一種劑量對第一和第三單元晶體管溝道區(qū)6a和6c的第一程序的二氟化硼離子植入，從而第一和第三單元晶體管溝道區(qū)6a和6c的第一閾值電壓電平VT0上升一個級別成為第二閾值電壓電平VT1，而第二和第四單元晶體管溝道區(qū)6b和6d的第一閾值電壓電平VT0保持不變。隨后，以第二種劑量進行對第一和第二單元晶體管溝道區(qū)6a和6b進行二氟化硼的第二編碼離子植入從而第一單元晶體管溝道區(qū)6a的第二閾值電壓電平VT1上升兩個級別成為第四閾值電壓電平VT3，而第二單元晶體管溝道區(qū)6b的第一閾值電壓電平VT0同樣上升兩個級別成為第三閾值電壓電平VT2。同時，第三單元晶體管溝道區(qū)6c的第二閾值電壓電平VT1及第四單元晶體管溝道區(qū)6d的第一閾值電壓電平VT0保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第八實施例下面參考圖18A到18F詳細描述本發(fā)明的第8實施例，圖18A到18F為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部局部截面示意圖。在此實施例中，通過綜合進行對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二編碼離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四閾值電壓電平VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平，第二閾值電壓電平VT1為第二最低閾值電壓電平，第三閾值電壓電平VT2為第二最高閾值電壓電平，第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖18A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇性地形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。柵氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖18B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖18C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽1區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2劑量在20KeV的能量下進行的。所形成的P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖18D，通過用上述光刻膠圖形4作為掩膜進行硼的離子植入，從而，硼原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d且不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e還被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量而使硼原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而硼原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量而使上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為最低閾值電壓電平的第一閾值電壓電平VT0。
參考圖18E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在9.0×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行二氟化硼的第一編碼的離子植入，從而二氟化硼分子穿過第一和第二柵電極3a和3b及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管溝道區(qū)6a和6b中。從而具有作為最低閾值電壓電平VT0的第一和第二單元晶體管溝道區(qū)6a和6b的閾值電壓電平上升兩個級別達到作為第二高閾值電壓電平的第三閾值電壓電平的VT2，而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第三和第四單元晶體管溝道區(qū)6c和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第二單元晶體管溝道區(qū)6a和6b具有作為第三最高閾值電壓電平的第三閾值電壓電平VT2。第三和第四單元晶體管溝道區(qū)6c和6d具有作為最低閥值電壓電平的第一閾值電壓電平VT0。
參考圖18F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第三四柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行二氟化硼的第二編碼離子植入，從而二氟化硼分子穿過第一和第三柵電極3a和3c及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管的溝道區(qū)6a和6c，從而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第一單元晶體管溝道區(qū)6a的閾值電壓上升一個級別成為作為最高閥值電壓電平的第四閾值電壓電平VT3。而具有作為最低閾值電壓電平的第一閾值電壓電平VT0的第三單元晶體管溝道區(qū)6c的閾值電壓電平上升一個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1。同時，具有作為第二最高閾值電壓電平第一閾值電壓電平VT2的第二單元晶體管溝道區(qū)6b的閾值電壓電平不變，同時具有作為最低閾值電壓電平的第一閥值電壓電平VT0的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。
參考圖18G，去除用過的第三光刻膠圖形8，通過進行綜合上述的兩編碼離子植入的程序，例如第一和第二編碼離子植入程序，可以將四個不同的閾值電壓電平，例如第四、第三、第二和第一閾值電壓電平VT3、VT2、VT1及VT0及VT0設掃給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3，第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。通過與上述本發(fā)明進行對比，如上所述對于傳統(tǒng)方法需進行進行三次或更多次數(shù)的離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第四、第三、第二和第一閾值電壓電平VT3、VT2、VT1及VT0)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的二氟化硼進行第一和第二編碼離子植入過程。與硼雜質(zhì)相比，比硼雜質(zhì)重二氟化硼雜質(zhì)，可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中由在后續(xù)制造過程中進行的熱處理產(chǎn)生的過度的雜質(zhì)熱擴散。抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖19為因進行用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入，單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行硼的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第一閾值電壓電平VT0)。然后以第二種劑量對第一和第二單元晶體管溝道區(qū)6a和6c的二氟化硼的第一編碼離子植入，從而第一和第二單元晶體管溝道區(qū)6a和6b的第二閾值電壓電平VT0上升兩個級別成為第三閾值電壓電平VT2，而第三和第四單元晶體管溝道區(qū)6c和6d的第一閾值電壓電平VT0保持不變。隨后，以第一種劑量進行對第一和第三單元晶體管溝道區(qū)6a和6c的二氟化硼的第二編碼離子植入，從而第一單元晶體管溝道區(qū)6a的第三閾值電壓電平VT1上升一個級別成為第四閾值電壓電平VT3，而第三單元晶體管溝道區(qū)6c的第一閾值電壓電平VT0同樣上升一個級別成為第二閾值電壓電平VT1。同時，第二單元晶體管溝道區(qū)6b的第三閾值電壓電平VT2及第四單元晶體管溝道區(qū)6d的第一閾值電壓電平VT0保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最高閾值電壓電平的第四閾值電壓電平VT3。第二單元晶體管溝道區(qū)6b具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第三單元晶體管溝道區(qū)6c具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第四單元晶體管溝道區(qū)6d具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第九實施例下面參考圖20A到20F詳細描述本發(fā)明的第九實施例，圖20A到20F為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合進行對硅基片上的P-槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二的離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四閾值電壓電平VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖20A，在硅基片上形成P-槽區(qū)1。在硅基片上的P-槽區(qū)1上選擇性地形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。柵氧化膜2形成在P-槽區(qū)1的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖20B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖20C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成的P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d。第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖20D，通過用上述光刻膠圖形4作為掩膜進行磷的離子植入，從而，磷原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d從而不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e還被植入第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量而使磷原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而磷原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量而使上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖20E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行砷的第一編碼離子植入，而使砷原子穿過第一和第三柵電極3a和3c及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管溝道區(qū)6a和6c中。從而具有作為最高閾值電壓電平VT3的第一和第三單元晶體管溝道區(qū)6a和6c的閾值電壓電平下降一個級別達到作為第二最高閾值電壓電平的第三閾值電壓電平VT2，而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二和第四單元晶體管溝道區(qū)6b和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第三單元晶體管溝道區(qū)6a和6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第二和第四單元晶體管溝道區(qū)6b和6d具有作為最高閥值電壓電平的第四閾值電壓電平VT3。
參考圖20F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在9×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行砷的第二編碼離子植入，從而砷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管的溝道區(qū)6a和6b，從而具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2的第一單元晶體管溝道區(qū)6a的閾值電壓下降兩個級別成為作為最低閥值電壓電平的第一閾值電壓電平VT0。而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第二單元晶體管溝道區(qū)6b的閾值電壓電平下降兩個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1。同時，具有作為第二最高閾值電壓電平第三閾值電壓電平VT2的第三單元晶體管溝道區(qū)6c的閾值電壓電平不變，同時具有作為最高閾值電壓電平的第四閥值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。同時作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖20G，去除用過的第三光刻膠圖形8，通過綜合進行上述的兩編碼離子植入的程序，例如第一和第二編碼離子值程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述傳統(tǒng)方法中需進行三次或更多次數(shù)的離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的砷進行第一和第二編碼離子植入過程。和硼雜質(zhì)相比，比硼雜質(zhì)重的砷雜質(zhì)可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中由在后續(xù)的制造過程中進行的熱處理產(chǎn)生的過度的雜質(zhì)熱擴散。抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖21為因進行用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入，單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行砷的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第四閾值電壓電平VT3)。然后以第一種劑量對第一和第三單元晶體管溝道區(qū)6a和6c進行砷的第一編碼離子植入，從而第一和第三單元晶體管溝道區(qū)6a和6c的第四閾值電壓電平VT3下降一個級別成為第三閾值電壓電平VT2，而第二和第四單元晶體管溝道區(qū)6b和6d的第四閾值電壓電平VT3他保持不變。隨后，以第二種劑量進行對第一和第二單元晶體管溝道區(qū)6a和6b的砷原子的第二編碼的植入從而第一單元晶體管溝道區(qū)6a的第三閾值電壓電平VT2下降兩個級別成為第一閾值電壓電平VT0，而第二單元晶體管溝道區(qū)6b的第四閾值電壓電平VT3同樣下降兩個級別成為第二閾值電壓電平VT1。同時，第三單元晶體管溝道區(qū)6c的第三閾值電壓電平VT2及第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第二閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。第十實施例下面參考圖22A到22F詳細描述本發(fā)明的第十實施例，圖22A到22F為對多值可編程只讀存儲器的單元晶體管溝道區(qū)設置多個不同閾值電壓電平的新方法的序列步驟局部截面示意圖。在此實施例中，通過綜合進行對硅基片上的P一槽區(qū)中的離子植入的各程序，設定多值可編程只讀存儲器的單元晶體管溝道區(qū)的四個不同的閾值電壓電平。并根據(jù)用戶的數(shù)據(jù)要求通過第一和第二編碼離子植入程序?qū)λ闹悼删幊讨蛔x存儲器的各單元晶體管溝道區(qū)的離子植入設定四個不同的閾值電壓電平(如第一、第二、第三及第四單元晶體管溝道區(qū)VT0、VT1、VT2及VT3)。第一閾值電壓電平VT0為最低閾值電壓電平。第二閾值電壓電平VT1為第二最低閾值電壓電平。第三閾值電壓電平VT2為第二最高閾值電壓電平。第四閾值電壓電平VT3為最高閾值電壓電平。
參考圖22A，在硅基片上形成P-槽區(qū)l。在硅基片上的P-槽區(qū)l上選擇地形成場氧化膜以限定出由場氧化膜包圍的有源區(qū)。柵氧化膜2形成在P-槽區(qū)l的有源區(qū)上。此外，柵電極形成在柵氧化膜2的表面上，從而柵電極以固定的間隔排布，其中在圖中只示出了四個柵電極(第一到第四柵電極3a、3b、3c和3d)。
參考圖22B，為后續(xù)的光刻過程，在硅基片的整個表面上提供光刻膠以在場氧化膜上形成光刻膠圖形4，從而光刻膠圖形在有源區(qū)或柵電極3a、3b、3c和3d上具有開孔。
參考圖22C，通過用光刻膠圖形及柵電極3a、3b、3c和3d作為掩膜對P-槽區(qū)的上部區(qū)域進行硼的離子植入，從而在P-槽區(qū)1的上部區(qū)域中形成P-型隔離區(qū)5a、5b、5c、5d及5e并位于柵電極3a、3b、3c和3d間的孔隙下面。這種硼的離子植入是以大約1×1013/cm-2的劑量在20KeV的能量下進行的。所形成的P-型隔離區(qū)5a、5b、5c和5d及5e限定出第一到第四單元晶體管的溝道區(qū)6a、6b、6c、及6d，第一單元晶體管的溝道區(qū)6a被限定在第一和第二P-型隔離區(qū)5a和5b之間且也位于第一柵電極3a的下面。第二單元晶體管溝道區(qū)6b被限定在第二和第三P-型隔離區(qū)5b和5c之間并同樣位于第二柵電極3b下面。第三單元晶體管溝道區(qū)6c被限定在第三和第四P-型隔離區(qū)5c和5d之間并也位于第三柵電極3c下面。第四單元晶體管溝道區(qū)6d被限定在第四和第五P-型隔離區(qū)5d和5e之間并位于第四柵電極3d下面。
參考圖22D，通過用上述光刻膠圖形4作為掩膜進行磷的離子植入，從而，磷原子穿過柵氧化膜2和第一到第四柵電極3a、3b、3c和3d且不僅被植入P-型隔離區(qū)5a、5b、5c、5d及5e且被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過確定離子植入能量而使磷原子穿過第一到第四柵電極3a、3b、3c和3d和柵氧化膜2，從而磷原子被植入位于第一到第四柵電極3a、3b、3c和3d下面的第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d。通過調(diào)節(jié)上述離子植入的劑量而使上述第一到第四單元晶體管溝道區(qū)6a、6b、6c和6d具有一致的閾值電壓電平，例如作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖22E，在硅基片上面形成第二光刻膠圖形7之前去除用過的第一光刻膠圖形4。第二光刻膠圖形7具有兩個開孔，它們分別位于第一柵電極3a和第二柵電極3b上面，從而通過第二光刻膠圖形7的兩個開孔可以看到第一和第二柵電極3a和3b，而第三和第四柵電極3c和3d以及柵氧化膜2和場氧化膜被第二光刻膠圖形7蓋住。通過用第二光刻膠圖形7作為掩膜在9.0×1012/cm-2到1.0×1013/cm-2的劑量范圍內(nèi)用360KeV的能量進行砷的第一編碼離子植入，而使砷原子穿過第一和第二柵電極3a和3b及柵氧化膜2并被植入位于通過第二光刻膠圖形7的開孔可以看到的第一和第二柵電極3a和3b下面的第一和第二單元晶體管溝道區(qū)6a和6b中。從而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第一和第二單元晶體管溝道區(qū)6a和6b的閾值電壓電平下降兩個級別達到作為第二最低閾值電壓電平的第二閾值電壓電平VT1，而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第三和第四單元晶體管溝道區(qū)6c和6d的閾值電壓電平保持不變。作為第一編碼離子植入的結果，第一和第二單元晶體管溝道區(qū)6a和6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三和第四單元晶體管溝道區(qū)6c和6d具有作為最高閥值電壓電平的第四閾值電壓電平VT3。
參考圖22F，在硅基片上形成第三光刻膠圖形8前去掉用過的第二光刻膠圖形7。第三光刻膠圖形8具有兩個開孔，它們分別位于第一柵電極3a和第三柵電極3c的上面，從而通過第三光刻膠圖形8的兩個開孔可以看到第一和第三柵電極3a和3c，而第二和第四柵電極3b和3d以及柵氧化膜2和場氧化膜被第三光刻膠圖形8蓋住。通過用第三光刻膠圖形8作為掩膜在4.0×1012/cm-2到5.0×1012/cm-2的劑量范圍內(nèi)用360KeV的能量進行砷的第二編碼離子植入，而使砷原子穿過第一和第三柵電極3a和3c及柵氧化膜2并被離子植入位于通過光刻膠圖形8的開孔可以看到的第一和第三柵電極3a和3c下面的第一和第三單元晶體管的溝道區(qū)6a和6c，從而具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1的第一單元晶體管溝道區(qū)6a的閾值電壓下降一個級別成為作為最低閥值電壓電平的第一閾值電壓電平VT0。而具有作為最高閾值電壓電平的第四閾值電壓電平VT3的第三單元晶體管溝道區(qū)6c的閾值電壓電平下降一個級別達到作為第二最高閾值電壓電平的第三閾值電壓電平VT2。同時，具有作為第二最低閾值電壓電平第二閾值電壓電平VT1的第二單元晶體管溝道區(qū)6b的閾值電壓電平不變，同時具有作為最高閾值電壓電平的第四閥值電壓電平VT3的第四單元晶體管溝道區(qū)6d的閾值電壓電平不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。
參考圖22G，去除用過的第三光刻膠圖形8，通過綜合進行上述的兩編碼離子植入的程序，例如第一和第二編碼離子植入程序，可以將四個不同的閾值電壓電平，例如第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3設定給第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d，從而第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0，第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1，第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2，第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第四閾值電壓電平VT3。通過與上述本發(fā)明進行對比，如上所述傳統(tǒng)方法需進行三次或更多次數(shù)程度的離子植入過程。而上述的新方法可以減少對第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c和6d設定四個不同閾值電壓電平(第一、第二、第三和第四閾值電壓電平VT0、VT1、VT2及VT3)的所需離子植入程序的次數(shù)。所需離子植入程序次數(shù)的減少可以縮短工時。
此外，很重要是通過植入比硼重的砷進行第一和第二編碼離子植入過程。與硼雜質(zhì)相比，比硼雜質(zhì)重的砷雜質(zhì)可以抑制第一、第二、第三和第四單元晶體管溝道區(qū)6a、6b、6c及6d中由在后續(xù)的制造過程中進行的熱處理所產(chǎn)生的過度的雜質(zhì)熱擴散。抑制過度熱擴散的結果會避免單元晶體管溝道區(qū)6a、6b、6c及6d的閾值電壓電平的實質(zhì)性的變化。
圖23為因進行用于設定多值可編程只讀存儲器的多個不同的閾值電壓電平的第一和第二編碼離子植入，單元晶體管溝道區(qū)的閾值電壓電平的變化的示意圖，通過進行磷的離子植入而將所有的單元晶體管溝道區(qū)6a、6b、6c及6d設定為統(tǒng)一的閾值電壓電平(如第四閾值電壓電平VT3)。然后以第二種劑量對第一和第二單元晶體管溝道區(qū)6a和6b進行砷的第二編碼離子植入，從而使第一和第二單元晶體管溝道區(qū)6a和6b的第四閾值電壓電平VT3下降兩個級別成為第二閾值電壓電平VT1，而第三和第四單元晶體管溝道區(qū)6c和6d的第四閾值電壓電平VT3保持不變。隨后，以第一種劑量進行對第一和第三單元晶體管溝道區(qū)6a和6c的砷的第二編碼離子植入從而第一單元晶體管溝道區(qū)6a的第二閾值電壓電平VT1下降一個級別成為第一閾值電壓電平VT0，而第三單元晶體管溝道區(qū)6c的第四閾值電壓電平VT3同樣下降一個級別成為第三閾值電壓電平VT2。同時，第二單元晶體管溝道區(qū)6b的第二閾值電壓電平VT1及第四單元晶體管溝道區(qū)6d的第四閾值電壓電平VT3保持不變。作為第二編碼離子植入的結果，第一單元晶體管溝道區(qū)6a具有作為最低閾值電壓電平的第一閾值電壓電平VT0。第二單元晶體管溝道區(qū)6b具有作為第二最低閾值電壓電平的第二閾值電壓電平VT1。第三單元晶體管溝道區(qū)6c具有作為第二最高閾值電壓電平的第三閾值電壓電平VT2。第四單元晶體管溝道區(qū)6d具有作為最高閾值電壓電平的第二閾值電壓電平VT3。第一和第二編碼離子植入的劑量的差別減少了設置4個不同的閾值電壓電平的所需步驟的數(shù)目。
對本領域的技術人員而言，本發(fā)明可以作各種改變，然而必須明確，本發(fā)明的各實施例的描述不是以限制本發(fā)明為目的，因此，本發(fā)明的范圍以及實質(zhì)僅由所附本發(fā)明的權利要求書進行限定。
權利要求
1.一種用于設定掩膜可編程半導體器件的多個單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法，所述方法包含如下步驟進行第一編碼選擇離子植入，將第二種雜質(zhì)摻入所述摻有第一雜質(zhì)以具有第一閾值電壓電平的多個單元區(qū)的至少第一個所選出的區(qū)域中，從而所述單元區(qū)中的至少第一選擇區(qū)具有不同于所述第一閾值電壓電平的第二閾值電壓電平；其特征在于所述第一編碼選擇離子植入的所述第二雜質(zhì)比所述第一雜質(zhì)重，從而抑制過度的熱擴散以避免所述單元區(qū)的閾值電壓電平的變化。
2.根據(jù)權利要求1所述的方法，其特征在于所述第二雜質(zhì)與所述第一雜質(zhì)具有相反的導電類型。
3.根據(jù)權利要求2所述的方法，其特征在于所述的第一雜質(zhì)包含硼而所述第二雜質(zhì)包含比硼重的n-型雜質(zhì)。
4.根據(jù)權利要求3所述的方法，其特征在于所述第二雜質(zhì)的所述n一型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種。
5.根據(jù)權利要求2所述的方法，其特征在于所述第一雜質(zhì)包含n-型雜質(zhì)而所述第二雜質(zhì)包含比所述n-型雜質(zhì)重的P-型雜質(zhì)。
6.根據(jù)權利要求1所述的方法，其特征在于所述第二雜質(zhì)與所述第一雜質(zhì)具有相同的導電型。
7.根據(jù)權利要求6所述的方法，其特征在于所述第一和第二雜質(zhì)為P-型，而所述第一雜質(zhì)包含硼而所述第二雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
8.根據(jù)權利要求7所述的方法，其特征在于所述第一和第二雜質(zhì)為n-型，而所述第一雜質(zhì)包含磷且所述第二雜質(zhì)包含從由砷和銻所組成的一組中選出的一種。
9.根據(jù)權利要求1所述的方法，其特征在于還包含如下步驟通過進行第二編碼選擇離子植入從而將第三雜質(zhì)植入所述多個單元區(qū)的至少第二選擇區(qū)中，從而所述單元區(qū)的所述至少第二選擇區(qū)具有區(qū)別于所述第一和第二閾值電壓電平的第三閾值電壓電平；所述第二編碼選擇離子植入的所述第三雜質(zhì)比所述第一雜質(zhì)重。
10.根據(jù)權利要求9所述的方法，其特征在于所述第三雜質(zhì)與所述第一雜質(zhì)的導電型相反。
11.根據(jù)權利要求10所述的方法，其特征在于所述第一雜質(zhì)包含硼而所述第二雜質(zhì)包含比硼重的n型雜質(zhì)。
12.根據(jù)權利要求11所述的方法，其特征在于所述第三雜質(zhì)的所述n-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種。
13.根據(jù)權利要求10所述的方法，其特征在于所述第一雜質(zhì)包含n-型雜質(zhì)而所述第三雜質(zhì)包含比所述n-型雜質(zhì)重的P-型雜質(zhì)。
14.根據(jù)權利要求9所述的方法，其特征在于所述第三雜質(zhì)的導電型與所述第一雜質(zhì)相同。
15.根據(jù)權利要求14所述的方法，其特征在于所述第一和第三雜質(zhì)為P-型，且所述第一雜質(zhì)包含硼，所述第三雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
16.根據(jù)權利要求15所述的方法，其特征在于所述第一和第三雜質(zhì)為n-型，而所述第一雜質(zhì)包含磷，且所述第三雜質(zhì)包含從由砷和銻所組成的一組中選出的一種。
17.根據(jù)權利要求9所述的方法，其特征在于所述第二雜質(zhì)的第一編碼選擇離子植入和所述第三雜質(zhì)的所述第二編碼選擇離子植入是以彼此不同的劑量進行的。
18.根據(jù)權利要求17所述的方法，其特征在于所述單元區(qū)的所述至少第一選擇區(qū)包含第一次選擇的多個單元區(qū)，而所述單元區(qū)的所述至少第一選擇區(qū)包含第二次選擇的多個單元區(qū)，且其中所述的第一次選擇的多個單元區(qū)部分覆蓋所述第二次選擇的多個單元區(qū)，從而至少一個屬于所述第一選擇和第二選擇的多個單元區(qū)的重疊單元區(qū)被進行所述第一編碼選擇離子植入和隨后的所述第二編碼選擇離子植入。
19.根據(jù)權利要求1所述的方法，其特征在于在以比所述第一雜質(zhì)摻入所述全部單元區(qū)的能量高的離子植入能量下進行所述第一編碼選擇離子植入。
20.根據(jù)權利要求9所述的方法，其特征在于用與第一編碼選擇離子植入的能量相同的離子植入能量進行所述第二編碼選擇離子植入。
21.一種用于設定掩膜可編程半導體器件的多個單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法，其特征在于所述方法包含如下步驟進行第一編碼選擇離子植入，將第二種雜質(zhì)摻入所述摻有第一雜質(zhì)以具有一個第一閾值電壓電平的多個單元區(qū)的至少第一個所選出的區(qū)域中，從而使所述單元晶體管溝道區(qū)的至少第一次選擇區(qū)具有不同于所述第一閾值電壓電平的所述第二閾值電壓電平；進行第二編碼選擇離子植入，將第三雜質(zhì)摻入所述多個單元晶體管溝道區(qū)的至少第二選擇區(qū)中，從而所述單元晶體管溝道區(qū)的所述至少第二選擇區(qū)具有不同于第一和第二閾值電壓電平的第三閾值電壓電平；其中所述第一編碼離子選擇植入的所述第二雜質(zhì)比所述第一雜質(zhì)重，而所述第二編碼選擇離子植入的所述第三雜質(zhì)也比所述第一雜質(zhì)重，從而抑制過量的熱擴散以避免所述單元晶體管溝道區(qū)的閾值電壓電平的變化；及其中至少所述第二和第三雜質(zhì)的任一個具有與第一雜質(zhì)相反的導電型。
22.根據(jù)權利要求21所述的方法，其特征在于所述第二和第三雜質(zhì)的導電型都與所述第一雜質(zhì)相反。
23.根據(jù)權利要求23所述的方法，其特征在于所述第一雜質(zhì)包含硼，所述第二雜質(zhì)和第三雜質(zhì)的每一個都包含比硼重的n型雜質(zhì)。
24.根據(jù)權利要求23所述的方法，其特征在于所述第二和第三個雜質(zhì)中的每一個的n-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種。
25.根據(jù)權利要求22所述的方法，其特征在于所述第一雜質(zhì)包含n-型雜質(zhì)，而所述第二和第三雜質(zhì)中的每一個包含比所述n-型雜質(zhì)重的P-型雜質(zhì)。
26.根據(jù)權利要求25所述的方法，其特征在于所述第一雜質(zhì)包含n-型雜質(zhì)，而所述第二和第三雜質(zhì)都包含比所述n-型雜質(zhì)重的P-型雜質(zhì)。
27.根據(jù)權利要求26所述的方法，其特征在于所述第一和第二雜質(zhì)為P-型，而所述第一雜質(zhì)包含硼，所述第二雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
28.根據(jù)權利要求27所述的方法，其特征在于所述第一和第二雜質(zhì)為n-型，而所述第一雜質(zhì)包含磷，且所述第二雜質(zhì)包含從由砷和銻所組成的一組中選出的一種。
29.根據(jù)權利要求21所述的方法，其特征在于所述第二雜質(zhì)和第三雜質(zhì)具有彼此相反的導電型。
30.根據(jù)權利要求29所述的方法，其特征在于所述第一雜質(zhì)包含硼，所述第二雜質(zhì)包含比硼重的n-型雜質(zhì)，所述第三雜質(zhì)包含比硼重的P-型雜質(zhì)。
31.根據(jù)權利要求30所述的方法，其特征在于所述第二雜質(zhì)的所述n-型雜質(zhì)從由P、As及Sb所組成的一組中選出的一種，所述第三雜質(zhì)的所述P-型雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
32.根據(jù)權利要求29所述的方法，其特征在于所述第一雜質(zhì)包含硼，所述第二雜質(zhì)包含比硼重的P-型雜質(zhì)，所述第三雜質(zhì)包含比硼重的n-型雜質(zhì)。
33.根據(jù)權利要求32所述的方法，其特征在于所述第三雜質(zhì)的所述n-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種。所述第二雜質(zhì)的所述P-型雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
34.根據(jù)權利要求21所述的方法，其特征在于所述第二雜質(zhì)的所述第一編碼選擇離子植入和所述第三雜質(zhì)的所述第二編碼選擇離子植入是以彼此不同的劑量進行的。
35.根據(jù)權利要求34所述的方法，其特征在于所述單元晶體管溝道區(qū)的所述至少第一選擇區(qū)包含第一次選擇的多個單元晶體管溝道區(qū)，而所述單元晶體管溝道區(qū)的所述至少第一選擇區(qū)包含第二次選擇的多個單元晶體管的溝道區(qū)，其中所述第二次選擇的多個單元晶體管溝道區(qū)部分覆蓋所述第二次選擇的多個單元晶體管溝道區(qū)，從而至少一個屬于所述第一次選擇和第二次選擇的多個單元晶體管的溝道區(qū)的重疊的單元晶體管的溝道區(qū)被進行所述第一編碼選擇離子植入和隨后的所述第二編碼選擇離子植入。
36．根據(jù)權利要求21所述的方法，其特征在于用比將第一雜質(zhì)摻入所述全部單元晶體管的溝道區(qū)中的能量高的離子植入能量進行所述的第一程序和第二編碼選擇離子植入。
37．一種用于設定掩膜可編程半導體器件的形成于P-型硅區(qū)內(nèi)的多個單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法，其特征在于所述方法包含如下步驟進行第一編碼選擇離子植入，將第二種n-型雜質(zhì)摻入所述多個摻第一雜質(zhì)硼以具有一個第一閾值電壓電平的單元區(qū)的至少第一個所選出的區(qū)域中，從而所述多個單元晶體管溝道區(qū)的所述至少第一選擇區(qū)具有不用于所述第一閾值電壓電平的第二閾值電壓電平；進行第二編碼選擇離子植入，將所述n-型的第三雜質(zhì)摻入前述多個單元晶體管溝道區(qū)的至少第二選擇區(qū)中，從而所述單元晶體管溝道區(qū)的所述至少第二選擇區(qū)具有不同于第一和第二閾值電壓電平的第三閾值電壓電平；其中所述第一編碼選擇離子植入的所述第二雜質(zhì)比所述第一雜質(zhì)重，而所述第二編碼選擇離子植入的所述第三雜質(zhì)也比所述第一雜質(zhì)重，從而抑制過量的熱擴散以避免所述單元晶體管溝道區(qū)的閾值電壓電平的變化。
38．根據(jù)權利要求37所述的方法，其特征在于所述第二和第三個雜質(zhì)的每一個的n-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種。
39．根據(jù)權利要求37所述的方法，其特征在于所述第二雜質(zhì)的第一編碼選擇離子植入和所述第三雜質(zhì)的所述第二編碼選擇離子植入是以彼此不同的劑量進行的。
40．根據(jù)權利要求39所述的方法，其特征在于所述單元晶體管溝道區(qū)的至少所述第一選擇區(qū)包含第一次選擇的多個單元區(qū)，而所述單元晶體管溝道區(qū)的至少第一選擇區(qū)包含第二次選擇的多個單元區(qū)，且其中所述的第一次選擇的多個單元區(qū)部分覆蓋所述第二次選擇的多個單元區(qū)，從而至少一個屬于所述第一選擇和第二選擇的多個單元區(qū)的重疊單元區(qū)被進行所述第一編碼選擇離子植入和隨后的所述第二編碼選擇離子植入。
41．根據(jù)權利要求37所述的方法，其特征在于以比所述第一雜質(zhì)摻入所述全部單元區(qū)的能量高的離子植入能量進行所述第一編碼選擇離子植入和所述第二編碼離子植入。
42．一種用于設定掩膜可編程半導體器件的多個單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法，其特征在于所述方法包含如下步驟進行第一編碼選擇離子植入，將n-型第二種雜質(zhì)摻入所述多個摻有第一雜質(zhì)硼以具有第一閾值電壓電平的單元區(qū)的至少第一個所選出的區(qū)域中，以使所述單元晶體管溝道區(qū)的至少所述第一選擇區(qū)具有不同于第一閾值電壓電平的第二閾值電壓電平；進行第二編碼選擇離子植入，將P-型第三雜質(zhì)摻入前述多個單元晶體管溝道區(qū)的至少第二選擇區(qū)中，從而所述單元晶體管溝道區(qū)的所述至少第二選擇區(qū)具有不同于第一和第二閾值電壓電平的第三閾值電壓電平；其中所述第一編碼離子選擇植入的所述第二雜質(zhì)比所述第一雜質(zhì)重，而所述第二編碼選擇離子植入的所述第三雜質(zhì)也比所述第一雜質(zhì)重，從而抑制過量的熱擴散以避免所述單元晶體管溝道區(qū)的閾值電壓電平的變化。
43．根據(jù)權利要求42所述的方法，其特征在于所述第二雜質(zhì)的所述n-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種，所述第三雜質(zhì)的所述P-型雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
44．根據(jù)權利要求42所述的方法，其特征在于所述第二雜質(zhì)的第一編碼選擇離子植入和所述第三雜質(zhì)的所述第二編碼選擇離子植入是以彼此不同的劑量進行的。
45．根據(jù)權利要求44所述的方法，其特征在于所述單元晶體管溝道區(qū)的至少所述第一選擇區(qū)包含第一次選擇的多個單元區(qū)，而所述單元晶體管溝道區(qū)至少第一選擇區(qū)包含第二次選擇的多個單元區(qū)，且其中所述的第一次選擇的多個單元區(qū)部分覆蓋所述第二次選擇的多個單元區(qū)，從而至少一個同時屬于所述第一選擇和第二選擇的多個單元區(qū)的重疊單元區(qū)被進行所述第一編碼選擇離子植入和隨后的所述第二編碼選擇離子植入。
46．根據(jù)權利要求42所述的方法，其特征在于以比所述第一雜質(zhì)摻入所述全部單元區(qū)的能量高的離子植入能量進行所述第一編碼選擇離子植入。
47．一種用于設定掩膜可編程半導體器件的多個形成于P-型硅區(qū)內(nèi)的單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法，其特征在于所述方法包含如下步驟進行第一編碼選擇離子植入，將P-型第二種雜質(zhì)摻入所述多個摻有第一雜質(zhì)硼以具有第一閾值電壓電平的單元區(qū)的至少第一個所選出的區(qū)域中，從而使所述單元晶體管溝道區(qū)的至少所述第一選擇區(qū)具有不同于所述第一閾值電壓電平的第二閾值電壓電平；進行第二編碼選擇離子植入，將n-型第三雜質(zhì)摻入前述多個單元晶體管溝道區(qū)的至少第二選擇區(qū)中，從而所述單元晶體管溝道區(qū)的所述至少第二選擇區(qū)具有不同于第一和第二閾值電壓電平的第三閾值電壓電平；其中所述第一編碼選擇離子植入的所述第二雜質(zhì)比所述第一雜質(zhì)重，而所述第二編碼選擇離子植入的所述第三雜質(zhì)也比所述第一雜質(zhì)重，從而抑制過量的熱擴散以避免所述單元晶體管溝道區(qū)的閾值電壓電平的變化。
48．根據(jù)權利要求47所述的方法，其特征在于所述第二雜質(zhì)的所述P-型雜質(zhì)包含從由P、As及Sb所組成的一組中選出的一種，所述第三雜質(zhì)的所述n-型雜質(zhì)包含從由二氟化硼、鎵及銦所組成的一組中選出的一種。
49．根據(jù)權利要求47所述的方法，其特征在于所述第二雜質(zhì)的第一編碼選擇離子植入和所述第三雜質(zhì)的所述第二編碼選擇離子植入是以彼此不同的劑量進行的。
50．根據(jù)權利要求49所述的方法，其特征在于所述單元晶體管溝道區(qū)的至少所述第一選擇區(qū)包含第一次選擇的多個單元區(qū)，而所述單元晶體管溝道區(qū)的至少第一選擇區(qū)包含第二次選擇的多個單元區(qū)，且其中所述的第一次選擇的多個單元區(qū)部分覆蓋所述第二次選擇的多個單元區(qū)，從而至少一個同時屬于所述第一選擇和第二選擇的多個單元區(qū)的重疊單元區(qū)被進行所述第一編碼選擇離子植入和隨后的所述第二編碼選擇離子植入。
51．根據(jù)權利要求47所述的方法，其特征在于以比所述第一雜質(zhì)摻入所述全部單元區(qū)的能量高的離子植入能量進行所述第一編碼選擇離子植入和所述第二編碼離子植入。
全文摘要
一種用于設定掩膜可編程半導體器件的多個單元晶體管溝道區(qū)的多個不同的閾值電壓電平的方法,它包含如下步驟:進行第一編碼選擇離子植入,將第二種雜質(zhì)摻入所述多個摻有第一雜質(zhì)以具有第一閾值電壓電平的單元區(qū)的至少第一個所選出的區(qū)域中,從而使所述從單元區(qū)中選出的第一選擇區(qū)具有不同與第一閾值電壓電平的第二閾值電壓電平;所述第一編碼選擇離子植入的所述第二雜質(zhì)比所述第一雜質(zhì)重。
文檔編號H01L21/8234GK1213183SQ9811927
公開日1999年4月7日 申請日期1998年9月10日 優(yōu)先權日1997年9月10日
發(fā)明者國頭正男 申請人:日本電氣株式會社