專利名稱：保護性陶瓷材料的應(yīng)用的制作方法
本申請是與申請日為1996年10月17日、申請?zhí)枮?8/731,696的美國專利申請相應(yīng)的中國申請。
本發(fā)明屬于集成電路領(lǐng)域，更確切地說，是關(guān)于保護性陶瓷材料在如下領(lǐng)域中的應(yīng)用，包括場編程門陣列(FPGA)和可編程只讀存儲器(PROM)中的反熔絲(antifuse)、動態(tài)隨機存取存儲器(DROM)的存儲電容、超導(dǎo)電路中的約瑟夫遜(Josephson)結(jié)等似電容元件。
反熔絲(antifuse)是一個場編程門陣列(FPGA)、可編程只讀存儲器(PROM)等使用的場編程元件。它的結(jié)構(gòu)和電容的結(jié)構(gòu)類似有兩個電極和一夾在兩個電極之間的絕緣膜。該絕緣膜也被稱為反熔絲膜，它使反熔絲在編程前處于一個高電阻的OFF態(tài)，在加上一個編程電壓和電流之后，反熔絲被編程到它的ON態(tài)，并顯示低電阻，從而導(dǎo)致兩個電極之間的電導(dǎo)通。
反熔絲的絕緣材料被稱作反熔絲材料，它是反熔絲技術(shù)成功的關(guān)鍵。在一個FPGA或PROM中有上百萬個反熔絲，它們都應(yīng)表現(xiàn)出相似的特征，譬如說，未編程的反熔絲有小的漏電流。如果一個未編程的反熔絲中的漏電流大到使兩個電極像導(dǎo)通一樣，這個FPGA或PROM就會展示一個錯誤的邏輯功能，從而導(dǎo)致成品率降低。為了提高成品率，有必要保證反熔絲沒有缺陷。如果每個反熔絲的面積是1μm2，那么，一個FPGA或PROM中的反熔絲的總面積會超過1mm2。因此，反熔絲材料的質(zhì)量要好到至少可以生成缺陷密度小于1/mm2的似電容元件。
金屬-金屬反熔絲被廣泛地研究以應(yīng)用于下一代的FPGA和PROM。一個主要的問題是要尋找一種高質(zhì)量的反熔絲材料。現(xiàn)在，使用高溫生成的金屬氧化物作為反熔絲材料正引起越來越多的興趣，如授予McCollum等的美國專利5,070,384(1990年4月12日)，提供了一個使用氧化鈦作為反熔絲材料的反熔絲膜；授予Tung等的美國專利5,347,832(1994年12月20日)，描述了使用氧化鈦、氧化鎢作為反熔絲材料的反熔絲膜。遺憾的是，氧化鈦、氧化鎢不是保護性氧化物，因為它們具有多孔狀的結(jié)構(gòu)，故具有大的缺陷密度(J.Shackelford,“Introduction to Materials Science for Engineers”，第二版，609-610頁，1988年)。使用這些反熔絲材料能否達到可以接受的成品率是有疑問的。為了達到高的成品率，我們需要去尋找一種具有低缺陷密度的反熔絲材料。
動態(tài)隨機存取存儲器(DRAM)含有存儲元陣列。每個DRAM的存儲元含有一個存取晶體管和存儲電容。存儲電容由兩個相對的電極和一個絕緣膜組成，數(shù)字信息由存儲在存取電容上的電荷來表示。
目前，一個DRAM芯片含有256兆比特的信息。這就意味著在這個DRAM芯片上有256兆存儲電容。這些電容都應(yīng)有類似的特征，如，它們能使足夠多的電荷在電極上保持足夠長的時間。如果一個電容的漏電流太大，那么，這些存儲的電荷在下一個刷新信號到來之前可能會漏掉，因此，存儲的信息會丟失。為了保證一個DRAM芯片有適當?shù)墓δ?，存儲電容的漏電流?yīng)該很小、并可控制和重復(fù)。這個要求應(yīng)該對DRAM芯片中的所有存儲電容都適用。
絕緣材料的完整性是保證每個存儲電容的漏電流很小、并可控制和重復(fù)的關(guān)鍵。如果絕緣材料上有微孔，這種缺陷可導(dǎo)致過大的漏電流。為了保證成品率，DRAM芯片上的絕緣材料的缺陷密度應(yīng)限制在一定程度之下。作為一個簡單的估計，每個存儲電容的面積是2μm2，那么，在一個千兆比特的DRAM的芯片上絕緣材料的總面積就會超過20cm2。因此，即使使用多余存儲元的方案，絕緣膜的缺陷密度也應(yīng)該低于～1/mm2。
氧化硅/氧化氮/(氧化物)(ON(O))已經(jīng)被用作動態(tài)存儲器的絕緣材料。它的絕緣介質(zhì)的完整性有很好的紀錄。但是，氧化硅的介電常數(shù)為3.9，比較小。在1千兆比特的DRAM中的存儲電容器的電容要求是在25～40fF。如果ON(O)被用作絕緣材料，一個存儲元的電容面積應(yīng)該至少是2μm2，另一方面，每個存儲元的面積不超過0.2μm2，因此，要同時滿足這兩個關(guān)于電容和存儲元面積的要求是很困難的。所以，人們把越來越多的注意力放到介電常數(shù)較大、可以減小電容面積的金屬氧化物上。
一般說來，金屬氧化物的介電常數(shù)比較大，這樣使它們適合于作存儲電容的絕緣材料，在以往的動態(tài)存儲器的技術(shù)中可以發(fā)現(xiàn)很多大介電常數(shù)金屬氧化物的例子。授予Shinriki等的美國專利4,937,650(1990年6月26日)和授予Jones等的美國專利5,439,840(1995年8月8日)描述了使用氧化鉭(Ta2O5)、氧化鈦(TiO2)等作為絕緣材料的技術(shù)。但迄今為止，仍未見到關(guān)于這些材料成功的報導(dǎo)。其原因是這些材料的缺陷密度很高。開始，人們懷疑這些缺陷是在生產(chǎn)過程中引入的，但是使用先進的生產(chǎn)手段并未能解決這個問題。實際上，這些缺陷并不是由外因引起的，而是由材料本身的內(nèi)因引起的。因為氧化鉭(Ta2O5)和氧化鈦(TiO2)本身是非保護性氧化物，也就是說，它們本身就有一個多孔性的結(jié)構(gòu)(J.Shackelford,“Introduction to Materials Science forEngineers”，第二版，609-610頁，1988年)。因此，使用上述這些材料都不能使集成電路達到高的成品率。
超導(dǎo)電路有高速、低能耗等優(yōu)點，Josephson結(jié)是超導(dǎo)電路的關(guān)鍵元件。它的結(jié)構(gòu)也與電容類似，即，一層薄的絕緣材料被夾在兩個超導(dǎo)材料之間。這個絕緣材料被用作一個隧道膜。在現(xiàn)有技術(shù)中使用的絕緣材料是氧化鋁(Al2O3)，在超導(dǎo)電路中我們能找到更多的適用于超導(dǎo)電路的絕緣材料。
由上面對現(xiàn)有技術(shù)的描述可知，場編程門陣列(FPGA)、可編程只讀存儲器(PROM)、動態(tài)存儲器(DRAM)以及超導(dǎo)電路等的成品率在很大程度上依賴于絕緣材料的完整性。如果任何一個反熔絲、存儲電容器或Josephson結(jié)的漏電流過大，那么整個芯片的功能就會受到極大影響。引起過大漏電流的主要原因是絕緣材料中的微孔，落入微孔中的金屬微粒會在兩個相對的電極之間形成一個電連接。對FPGA、PROM、DRAM和超導(dǎo)電路來說，理想的絕緣材料應(yīng)該沒有微孔。
為了找到無微孔絕緣材料，本發(fā)明人研究了冶金學鑒定出的一組保護性覆蓋材料。這些保護性覆蓋材料是非多孔性的、并能密集覆蓋住下面的金屬。侵蝕劑，如氧，不能夠穿過這些覆蓋材料。于是，在侵蝕劑和被保護性覆蓋材料覆蓋的金屬之間沒有化學反應(yīng)。保證這些覆蓋材料具有保護性的關(guān)鍵因素是它們沒有微孔。因此，當這些保護性覆蓋材料被用作像DRAM之類的集成電路中的似電容元件的絕緣材料時，可以防止在電極之間流過大的漏電流。總的說來，最初在冶金學中發(fā)展出的鑒定保護性覆蓋材料的準則，尤其是鑒定保護性陶瓷的準則，可以用來作為鑒定在集成電路中使用的理想絕緣材料的準則。下面將提供一個關(guān)于鑒定保護性陶瓷的總述。這些討論可以同時應(yīng)用在冶金學中的保護性覆蓋材料和集成電路中的保護性絕緣材料。
陶瓷是一種化合物，它由至少一種金屬元素和以下五種非金屬元素(碳、氮、氧、磷、硫)中的至少一種化合而成(表1)。這里陶瓷可以有多晶結(jié)構(gòu)或無定形結(jié)構(gòu)(無定形陶瓷也被稱作玻璃)，一些陶瓷的例子是Al2O3、Cr2O3、SiC和Si3N4。一般說來，陶瓷是耐熔的，它們在高溫下很穩(wěn)定。因此，它們可以承受集成電路制造工藝中很嚴酷的生產(chǎn)環(huán)境。
為了鑒定一種陶瓷是否具有保護性，Pilling-Bedworth比(JShackelford,“Inroduction to Materials Science for Engineers”，第二版，609-610頁，1988年)是一個很有用的指標。一個陶瓷的Pilling-Bedworth比被定義為該陶瓷的體積和用來形成此陶瓷所用金屬體積之比
如果R小于1，陶瓷傾向于多孔狀，不能覆蓋整個金屬表面，因而不具保護性；如果R等于或稍大于1，陶瓷具有保護性；如果R遠大于1，陶瓷內(nèi)會存在著大的壓應(yīng)力，從而導(dǎo)致陶瓷覆蓋層剝落和裂開。
表1在元素周期表中，陶瓷是由至少一種金屬元素(淡色)和五種非金屬元素(碳、氮、氧、磷、硫)(黑色)中的至少一種化合而成這里用金屬氧化物作一個具體例子來解釋怎么利用Pilling-Bedworth比來鑒定一個金屬氧化物的固有保護性。一個金屬氧化物的Pilling-Bedworth比R被定義為通過金屬和氧氣反應(yīng)形成的金屬氧化物的體積與所使用的金屬體積之比R=MdamD]]>這里，M、D是金屬氧化物(金屬)a(氧)b的分子量和密度，m、d是金屬的原子量和密度，a是金屬氧化物分子式中金屬原子的個數(shù)。表2表示如何用Pilling-Bedworth比來鑒定一個金屬氧化物的固有保護性。
表2不同金屬氧化物的Pilling-Bedworth比
從表2看，一般說來，保護性氧化物的Pilling-Bedworth比大于1，最好是小于2。除了R以外，還要滿足一些別的因素才能夠形成保護性氧化物，如金屬和氧化物之間有相近的熱膨脹系數(shù)以及金屬和氧化物之間有較好的附著性就是其中的兩個因素。
如果一個金屬氧化物不具有固有保護性，那么，無論怎樣努力來改善它們的生產(chǎn)流程，這種金屬氧化物也不能在集成電路中被成功地用作絕緣材料。這就是為什么氧化鈦(TiO2)和氧化鉭(Ta2O5)未能成功地使用于DRAM的原因。
另一方面，當一個金屬材料被應(yīng)用在集成電路中時，除了這些內(nèi)在因素外，一些外在因素也會起到很重要的作用。這些外因包括襯底的準備以及氧化物的生產(chǎn)流程。以下將以氧化硅為例來解釋這些外因的作用。
氧化硅已經(jīng)在集成電路中應(yīng)用了幾十年，它可能是到目前為止最理想的絕緣材料。雖然氧化硅是一個固有的保護性氧化物，但當用干法生成氧化硅時，仍會產(chǎn)生微孔。通過改變襯底的準備和生產(chǎn)流程可以改善氧化硅的保護性(完整性)。這方面已經(jīng)發(fā)表了很多文章，如Offenberg等建議在生產(chǎn)氧化硅之前利用UV臭氧來處理硅襯底(真空科技雜志A,Vol.9,NO.3，第1058～1065頁，1991年5月/6月號)；Moazzami等利用堆疊的高溫生長/LPCVD氧化硅來減少微孔密度(“超大規(guī)模集成電路中高質(zhì)量疊層熱/LPCVD柵氧化物技術(shù)”1EEE電子器件通訊，Vol.14,NO.2，第72～73頁，1993年2月)。
以上討論主要針對的是金屬元素的氧化物，不過此結(jié)論對金屬合金的氧化物也成立。對其它諸如金屬的氮化物、碳化物、磷化物和硫化物，類似的討論也成立。表3給出了多種金屬氧化物、氮化物、碳化物、磷化物和硫化物的Pilling-Bedworth比。在表3的下面有一保護性陶瓷的一覽表。
表3不同陶瓷材料的Pilling-Bedvworth比(數(shù)據(jù)來自“CRC Handbook for Physics and Chemistry
>*斜體表示非保護性陶瓷材料固有保護性金屬氧化物有Be,Cu,Al,Si,Cr,Mn,Fe,Co,Ni,Pd,Pb,Ce,Sc,Zn,Zr,La,Y,Nb,Rh,Pt等的氧化物。
固有保護性金屬氮化物有Ti,V,Cr,Fe,Cu,Zn,Zr,Nb,Ta,Al,Ge等的氮化物。
固有保護性金屬碳化物有Ti,Si,V,Cr,Mn,Fe,Ni,Y,Zr,Nb,Mo,La,Hf,Ta,W,Al等的碳化物。
固有保護性金屬磷化物有Ti,Fe,Co,Ni,Cu,Cd,Sn等的磷化物。
固有保護性金屬硫化物有Cu,Ag,ln,Sn,Tl,Pb,Bi等的硫化物。
本發(fā)明的目的是提供一種成品率高且耐久性好的似電容元件；本發(fā)明的又一個目的是提供一種具有成品率高且耐久性好的似電容元件的集成電路。
上述目的可以通過本發(fā)明的似電容元件及集成電路來實現(xiàn)。本發(fā)明的似電容元件包括一由導(dǎo)體構(gòu)成并具有一上表面的第一底電極、一由導(dǎo)體構(gòu)成的第二頂電極，以及一位于所述第一底電極和第二頂電級之間的絕緣膜，其特征在于所述絕緣膜含有至少一層保護性陶瓷材料，該陶瓷材料是由至少一種金屬元素與碳、氮、氧、磷和硫中的至少一種非金屬元素之間的化合物組成的，本發(fā)明的集成電路包括半導(dǎo)體集成電路和超導(dǎo)集成電路，所述集成電路中的場編程門陣列或可編程只讀存儲器中的反熔絲、動態(tài)隨機存取存儲器中的電容或存儲電容或超導(dǎo)電路中的約瑟夫遜結(jié)為上述似電容元件。
由于使用了保護性陶瓷材料作為兩電極之間的絕緣材料，從而可以提供缺陷密度很低且耐久性好的反熔絲結(jié)構(gòu)、電容或存儲電容、約瑟夫遜結(jié)等似電容元件。此外，本發(fā)明的以保護性陶瓷材料作絕緣材料的似電容元件可以使用標準的半導(dǎo)體制造工藝來生產(chǎn)，因而可以利用常規(guī)的半導(dǎo)體生產(chǎn)工藝方便地生產(chǎn)出成品率高的場編程門陣列、可編程只讀存儲器、動態(tài)存儲器以及超導(dǎo)電路。
下面將結(jié)合附圖描述本發(fā)明。


圖1是一個將保護性陶瓷材料應(yīng)用在反熔絲膜中的斷面圖。
圖2是一個將保護性陶瓷材料應(yīng)用在動態(tài)存儲器中的存儲電容的斷面圖。
圖3是一個將保護性陶瓷材料應(yīng)用在超導(dǎo)電路中的Josephson結(jié)的斷面圖。
圖1的斷面圖表示將保護性陶瓷應(yīng)用在FPGA和PROM中的反熔絲膜。反熔絲結(jié)構(gòu)有一底電極20、頂電極22和一絕緣的反熔絲膜24。熟悉本專業(yè)的技術(shù)人員應(yīng)了解底電極含有金屬材料，這里金屬材料是指金屬元素、金屬合金和金屬化合物。底電極20也可以是一復(fù)合膜，包括粘連膜、導(dǎo)通膜、阻擋膜以及一個基膜。粘連膜并非必要，視具體情況而定。它通常使用鈦(Ti)、氮化鈦(TiN)、鉻(Cr)或鈦鎢合金(TiW)等，厚度為10～100nm，最好是50nm。它可以增強底電極20和其襯底材料之間的粘連。導(dǎo)通膜可含一良導(dǎo)體，譬如說，鋁(Al)、銀(Ag)、銅(Cu)或金(Au)，其厚度在100nm～200μm之間，最好是500nm左右。它為電信號提供一個好的導(dǎo)電路徑。阻擋膜含有耐熔金屬，譬如說，鎢(W)、鉬(Mo)、鈦(Ti)或鈦鎢合金(TiW)，其厚度在50～300nm之間，最好是100nm。它保證反熔絲膜24與導(dǎo)通膜之間在高溫生產(chǎn)流程中不會發(fā)生化學反應(yīng)。對熟悉本專業(yè)的技術(shù)人員來說，阻擋膜的必要性極大地依賴于導(dǎo)通材料和反熔絲材料之間的反應(yīng)性。如果反熔絲材料在450℃左右很穩(wěn)定，并不和導(dǎo)通材料反應(yīng)，那么，就沒有必要在導(dǎo)通膜和反熔絲膜24之間使用阻擋膜。如果反熔絲材料是通過氧化底電極20的上表面形成的金屬氧化物，那么，就需要一個基膜。這個基膜在底電極20的最上層，它包含有形成此金屬氧化物的金屬元素。其厚度在5～100nm之間，最好是20nm。例如，如果反熔絲材料是高溫生長的氧化鉻，那么，基膜就需是一層鉻(Cr)膜。
反熔絲膜24含有一層或多層膜，在這些膜24a、24b…中，至少有一層含有保護性陶瓷材料，其Pilling-Bedworth比應(yīng)大于1，最好小于2，這些保護性陶瓷材料的例子包括Be,Cu,Al,Si,Cr,Mn,Co,Ni,Pd,Pb和Ce的氧化物。反熔絲膜24的厚度在30～300nm之間，這可以保證編程電壓在5～20伏之間。
保護性陶瓷可以通過生長法或沉積法形成。生長法是指將五種非金屬元素碳、氮、氧、磷、硫中的至少一種結(jié)合到底電極20的表面之中。生長法包括高溫氧化、等離子體氧化、陽極氧化、離子注入等方法。而沉積法在底電極20外面形成陶瓷材料，沉積法包括直接濺射、反應(yīng)濺射、CVD等方法。下面以氧化鉻作為例子，將這些方法作一簡單介紹。
(1)高溫氧化法在高溫下有氧環(huán)境里形成氧化鉻，這類似于硅的高溫氧化。氧化鉻的厚度可以通過改變溫度和氧化時間來控制。有關(guān)高溫氧化的技術(shù)可參考JShackelford,Introduction to Materials Sciencefor Engineers,2nd ed.PP.607-608,1998。
(2)等離子氧化法在室溫或高溫下在氧等離子體中形成氧化鉻。在等離子體氧化過程中，等離子體中的氧離子有更多機會和鉻反應(yīng)，因此，氧化過程所需時間更少。關(guān)于等離子氧化的參考文獻有Masui,et al“Plasma oxidation of Cu,Ti and Ni and photoelectrochemical propertiesof the oxide layers formed”,Materials Chemisttry and Physics,43no.3,pp.283-6,1996。
(3)陽極氧化法陽極氧化可以有以下幾種辦法a．氣態(tài)陽極氧化法；b．液態(tài)陽極氧化法；c．固態(tài)陽極氧化法。下面用氣態(tài)陽極氧化作為一個例子。開始使氧進行輝光放電，然后在鉻的表面相對于電離的氧加一負電壓，從而使氧離子朝鉻的表面加速。因為氧離子速度比較快，它可以比較容易地穿透已形成的氧化鉻并和其下面的鉻發(fā)生反應(yīng)，相應(yīng)地，氧化鉻的生長速度比較快。有關(guān)陽極氧化的參考文獻包括Schabowska,et al“Electrical conduction in MIM sandwich structureswith Al2O3lnsulating layers”,Thin Solid Films,75,pp.177-180,1981。
(4)離子注入法將氧注入到鉻的表面，然后高溫退火，使注入的氧和鉻發(fā)生反應(yīng)，以形成氧化鉻。一個可行的方法是使用等離子體浸入離子注入法(PⅢ)。此過程和制造SIMOX的過程類似。但是它的離子注入能量小得多，可以參考Yu,et al“Trench doping conformity byplasma immersion ion implantation(PⅢ)”,IEEE Electron DeviceLetters,15,no.6,PP.196-8,1994。
(5)直接濺射法氧化鉻通過使用氧化鉻靶在氬氣環(huán)境中被濺射而形成，在濺射過程中氫也可同時引入沉積室中，這可以減少懸浮鍵的密度。
(6)反應(yīng)濺射法在濺射中使用鉻靶而非氧化鉻靶，濺射環(huán)境是混合氬和氧離子(也可以包括氫離子)。鉻在從靶濺射到襯底的過程中與氧反應(yīng)，并形成氧化鉻。
(7)CVD法氧化鉻可以使用類似于形成氧化硅的CVD方法形成。將反應(yīng)氣體引入沉積室，然后不同的離子反應(yīng)形成氧化鉻。
(8)以上兩種或兩種以上辦法的綜合通過不同方法所形成的氧化鉻可能有不同的結(jié)構(gòu)，將用不同方法形成的氧化鉻結(jié)合起來可以改善氧化鉻的均勻性，同時減少它的缺陷密度，譬如說，第一層氧化鉻膜可以通過高溫氧化形成，第二層氧化鉻膜可通過CVD方法形成。這樣，第一層氧化鉻膜中的微孔和第二層氧化鉻膜中的微孔重合的可能性很小，從而可有效地減少其缺陷密度。
上述幾種保護性陶瓷材料的形成方法均為半導(dǎo)體體集成電路及超導(dǎo)電路制造工藝中常規(guī)的方法。也就是說，本發(fā)明的似電容元件的制造工藝與集成電路的制造工藝兼容。因此，由于使用了本發(fā)明的似電容元件，用標準的半導(dǎo)體生產(chǎn)流程即可以生產(chǎn)出成品率高且耐久性好的場編程門陣列、可編程只讀存儲器、動態(tài)存儲器以及超導(dǎo)電路。
熟悉本領(lǐng)域的普通技術(shù)人員應(yīng)意識到，絕緣材料24并不一定要只含有一種陶瓷，可以使用一個混合多層結(jié)構(gòu)來形成，以便利用不同陶瓷材料的不同特性，例如，氧化鉻可以和氧化硅一起使用來減少缺陷密度。
為了改善成品率，除了使用保護性陶瓷材料外，底電極20應(yīng)保持沒有外來微塵，濺射膜可能含有大量外來微塵，這些微塵可能會損傷反熔絲膜24，因此，會降低成品率。另一方面，蒸發(fā)是一個比較干凈的工藝方法，它引入的微塵較小。所以最好使用蒸發(fā)法來形成一部分底電極20，至少是底電極20的基膜。
在形成反熔絲膜24之后，沉積一層金屬材料，然后頂電極22通過圖形轉(zhuǎn)換形成，它含有阻擋膜和導(dǎo)通膜，其材料和厚度與底電極20類似。
圖2為將保護性陶瓷材料應(yīng)用在DRAM中的存儲電容中的例子。此存儲電容有一底電極30、頂電極32以及絕緣膜34。適合的耐熔金屬包括鎢(W)和鉑(Pt)等。底電極30也可以含有多層金屬材料膜，譬如說，第一層是粘連膜，它由氮化鈦(TiN)、鉻(Cr)、鈦(Ti)等物質(zhì)組成。第二層含有高導(dǎo)電率的材料，譬如說，銅或鋁，其厚度在200nm～1.5μm之間，最好是600nm。這一層膜為電信號提供一個低電阻的通路。在導(dǎo)通膜上面可以有一阻擋膜，這阻擋膜含有鈦鎢合金(TiW)、氮化鈦(TiN)和鎢(W)等。如果說絕緣材料34是通過氧化底電極30的上表面來形成，那么，還需要一個基膜?；ぴ诘纂姌O30的最上層，它含有用來形成金屬氧化物的金屬元素，其厚度在5～100nm之間，最好是20nm。譬如說，當絕緣膜34是高溫生成的氧化鉻時，那么，基膜需要由鉻構(gòu)成，整個底電極30的厚度在0.2～2μm之間，最好是0.6μm。
絕緣膜34可以有多層結(jié)構(gòu)，在圖2中的34a、34b…中至少有一層是保護性陶瓷。保護性陶瓷的Pilling-Bedworth比應(yīng)大于1，最好是小于2。一些例子是Be,Cu,Al,Cr,Mn,Fe,Co,Ni,Pd,Pb,Zn和Ce的氧化物，它們可以用前面所說的方法制造，其厚度在2～300nm之間，最好是10nm。對DRAM來說，我們希望絕緣材料34有高的介電常數(shù)ε。表4給出了一些保護性金屬氧化物的介電常數(shù)ε。很明顯，對DRAM來說，NiO·CoO(50％摩爾比)是絕緣材料的一個好選擇。
在形成絕緣膜34之后，頂電極32也通過圖形轉(zhuǎn)換形成，它含有阻擋膜和導(dǎo)通膜，其材料和厚度與底電極30類似。
圖3表示保護性陶瓷材料在超導(dǎo)電路中的Josephson結(jié)中的應(yīng)用。如圖所示，Josephson結(jié)有一底電極40、頂電極42以及絕緣膜44。底電極40含有超導(dǎo)膜，還可以含有基膜。超導(dǎo)膜含有鈮或其它超導(dǎo)材料。其厚度在50nm～1μm之間，最好是300nm。基膜含有形成保護性陶瓷材料的金屬。它的組成和厚度與圖2中的基膜類似。絕緣膜44被用作隧道膜，它含有至少一層保護性陶瓷材料，其厚度在2～30nm之間，最好是7nm。此保護性陶瓷材料可以用以上討論的方法制造。頂電極42含有超導(dǎo)材料，它的組成和厚度與底電極40類似。
雖然以上具體描述了本發(fā)明的一些實施例，但這些實施例并不意味著對本發(fā)明的限制。本領(lǐng)域的普通技術(shù)人員應(yīng)該了解，在不遠離本發(fā)明的精神和范圍的前提下，可以對本發(fā)明的形式和細節(jié)進行改動。除了根據(jù)附加的權(quán)利要求書的精神，本發(fā)明不應(yīng)受到任何限制。表4幾種保護性金屬氧化物的介電常數(shù)(數(shù)據(jù)來自“Dielectricdataandloss data”,W.B.Westphal和A.Siis,1972年4月)
權(quán)利要求
1．一種集成電路中的似電容元件，包括一由導(dǎo)體構(gòu)成并具有一上表面的第一底電極、一由導(dǎo)體構(gòu)成的第二頂電極，以及一位于所述第一底電極和第二頂電極之間的絕緣膜，其特征在于所述絕緣膜含有至少一層保護性陶瓷材料，該陶瓷材料是由至少一種金屬元素與碳、氮、氧、磷和硫中的至少一種非金屬元素之間的化合物組成的。
2．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料的Pilling-Bedworth比大于1。
3．根據(jù)權(quán)利要求2所述的似電容元件，其特征在于所述保護性陶瓷材料的Pilling-Bedworth比小于2。
4．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬氧化物。
5．根據(jù)權(quán)利要求4所述的似電容元件，其特征在于所述金屬氧化物是Be、Cu、Al、Cr、Mn、Fe、Co、Ni、Pd、Pb、Ce、Sc、Zn、Zr、La、Y、Nb、Rh和Pt中至少一種元素的氧化物。
6．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬氮化物。
7．根據(jù)權(quán)利要求6所述的似電容元件，其特征在于所述金屬氮化物是Ti、V、Cr、Fe、Cu、Zn、Zr、Nb、Ta、Al和Ge中的至少一種元素的氮化物。
8．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬碳化物。
9．根據(jù)權(quán)利要求8所述的似電容元件，其特征在于所述金屬碳化物是Ti、Si、V、Cr、Mn、Fe、Ni、Y、Zr、Nb、Mo、La、Hf、Ta、W和Al中的至少一種元素的碳化物。
10．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬磷化物。
11．根據(jù)權(quán)利要求10所述的似電容元件，其特征在于所述金屬磷化物是Ti、Fe、Co、Ni、Cu、Cd和Sn中至少一種元素的磷化物。
12．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬硫化物。
13．根據(jù)權(quán)利要求12所述的似電容元件，其特征在于所述金屬硫化物是Cu、Ag、In、Sn、Tl、Pb和Bi中的至少一種元素的硫化物。
14．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述第一底電極的上表面至少包括一種金屬元素，所述金屬元素是組成所述保護性陶瓷材料的一種元素，此保護性陶瓷材料中至少一部分用生長法形成，以及，在生長過程中，碳、氮、氧、磷、硫中至少一種元素被結(jié)合到所述第一底電極的上表面。
15．根據(jù)權(quán)利要求14所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬氧化物；以及所述第一底電極的上表面含有Be、Cu、Al、Cr、Mn、Fe、Co、Ni、Pd、Pb、Ce、Sc、Zn、Zr、La、Y、Nb、Rh和Pt中的至少一種金屬元素。
16．根據(jù)權(quán)利要求14所述的似電容元件，其特征在于所述保護性陶瓷材料是金屬氮化物；所述第一底電極的上表面含有Ti、V、Cr、Fe、Cu、Zn、Zr、Nb、Ta、Al和Ge中的至少一種金屬元素。
17．根據(jù)權(quán)利要求14所述的似電容元件，其特征在于所述生長法包括高溫氧化、高溫氮化、等離子氧化、等離子氮化、陽極氧化和離子注入法。
18．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料至少有一部分是由沉積法形成的，以及，在沉積過程中，所述保護性陶瓷材料形成在第一底電極上。
19．根據(jù)權(quán)利要求18所述的似電容元件，其特征在于所述沉積法包括直接濺射、反應(yīng)濺射和CVD法。
20．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述第一電極至少有一部分是由蒸發(fā)法形成的。
21．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料具有多晶結(jié)構(gòu)。
22．根據(jù)權(quán)利要求1所述的似電容元件，其特征在于所述保護性陶瓷材料具有無定形結(jié)構(gòu)。
23．一種半導(dǎo)體集成電路，其特征在于所述集成電路中的場編程門陣列或可編程只讀存儲器中的反熔絲為權(quán)利要求1所述的似電容元件。
24．一種半導(dǎo)體集成電路，其特征在于其動態(tài)隨機存取存儲器中的存儲電容為權(quán)利要求1所述的似電容元件。
25．一種半導(dǎo)體集成電路，其特征在于所述集成電路中的電容為權(quán)利要求1的似電容元件。
26．一種超導(dǎo)電路，其特征在于所述超導(dǎo)電路中的約瑟夫遜結(jié)為權(quán)利要求1的似電容元件。
全文摘要
本申請涉及保護性陶瓷材料在集成電路中的應(yīng)用。使用保護性陶瓷材料作為FPGA、PROM、DRAM和超導(dǎo)電路的絕緣材料有很多好處。保護性陶瓷材料能致密地覆蓋金屬表面并沒有缺陷,因此可以提高成品率。Pilling-Bedworth比是鑒定絕緣材料有無保護性的很好判據(jù)。Pilling-Bedworth比需大于1,最好小于2。使用多層保護性陶瓷材料可以更加減少缺陷密度并改善成品率。
文檔編號H01L23/31GK1211083SQ9811925
公開日1999年3月17日 申請日期1998年9月16日 優(yōu)先權(quán)日1998年9月16日
發(fā)明者張國飆 申請人:張國飆