亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

Cmos結(jié)構(gòu)半導(dǎo)體器件的制備方法

文檔序號:6819440閱讀:208來源:國知局
專利名稱:Cmos結(jié)構(gòu)半導(dǎo)體器件的制備方法
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體器件的制備方法,特別涉及具有互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)結(jié)構(gòu)的半導(dǎo)體器件的制備方法,其中,在n溝道和p溝道MOS場效應(yīng)晶體管(MOSFET)的柵極和源/漏區(qū)的表面自對準(zhǔn)形成高熔點(diǎn)金屬的硅化物層。
圖1A到1C表示這種半導(dǎo)體器件的常規(guī)制備方法,這是1996年公布的日本未審查專利公報8-78361所公開的方法。
該方法使用了己知的自對準(zhǔn)硅化物工藝(SALICIDE),并提供有低電阻的高熔點(diǎn)金屬硅化物層,同時防止引線之間的短路。
在該方法中,在單晶硅(Si)襯底的摻雜硅區(qū)的表面形成非晶硅層或區(qū)。接著將襯底加熱到不產(chǎn)生所淀積的高熔點(diǎn)金屬的硅化物的溫度,在非晶硅層或區(qū)上淀積如鈦(Ti)等高熔點(diǎn)金屬。最后對襯底進(jìn)行熱處理以發(fā)生硅化反應(yīng),使非晶硅層與所淀積的高熔點(diǎn)金屬反應(yīng),由此形成所淀積高熔點(diǎn)金屬的硅化物層。
首先如圖1A所示,用選擇氧化技術(shù)在p型單晶硅襯底101的表面上選擇形成200到400nm厚的場氧化層104,由此在襯底101的表面限定形成n溝道MOSFET的NMOS區(qū)121、和形成p溝道MOSFET的PMOS區(qū)122。
接著,用離子注入技術(shù)分別在NMOS和PMOS區(qū)121和122中形成p型阱區(qū)102和n型阱區(qū)103。
然后,用熱氧化技術(shù)在NMOS和PMOS區(qū)121和122的暴露表面形成3到6nm厚的柵氧化層105。隨后用化學(xué)汽相淀積(CVD)、光刻和腐蝕技術(shù)在NMOS和PMOS區(qū)121和122的柵氧化層105上形成150到250nm厚的多晶硅柵極106。
用CVD技術(shù)和各向異性腐蝕技術(shù),在NMOS和PMOS區(qū)121和122的相應(yīng)柵極106的每邊于柵氧化層105上形成80到150nm寬的一對氧化物側(cè)壁107。
用CVD技術(shù)形成5到10nm厚的氧化層108以全部覆蓋NMOS和PMOS區(qū)121和122。
而且用離子注入技術(shù)和退火技術(shù),通過氧化層108分別在NMOS和PMOS區(qū)121和122中形成一對n型源/漏區(qū)109和一對p型源/漏區(qū)110。
在NMOS區(qū)121中形成一對n型源/漏區(qū)109時,以2到5×1015個原子/cm2的濃度和20到50keV的加速能量,將作為n型摻雜劑的砷(As)離子選擇注入到NMOS區(qū)121,同時用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋PMOS區(qū)122。當(dāng)在PMOS區(qū)122中形成一對p型源/漏區(qū)110時,以2到5×1015個原子/cm2的濃度和20到50keV的加速能量,將作為p型摻雜劑的氟化硼(BF2)離子選擇注入到PMOS區(qū)122,同時用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋NMOS區(qū)121。
將這樣形成的一對n型源/漏區(qū)109和一對p型源/漏區(qū)110進(jìn)行退火處理,以激活注入的砷和硼原子。該退火處理通常在1000到1050℃下進(jìn)行10到30秒鐘。
該步驟下的狀態(tài)示于圖1A中。
如圖1B所示,退火處理后,通過氧化層108再向NMOS和PMOS區(qū)121和122中的一對n型源/漏區(qū)109和一對p型源/漏區(qū)110及柵極106注入砷離子,如垂直箭頭115所示。這樣在NMOS和PMOS區(qū)121和122中的柵極106的表面區(qū)域形成非晶硅區(qū)106a,同時分別在NMOS和PMOS區(qū)121和122中的成對n和p型源/漏區(qū)109和110的表面區(qū)域形成非晶硅區(qū)109a和110a。
在該工藝中選擇砷作為離子注入源的原因是因?yàn)樵诎雽?dǎo)體器件制備中常用的n型摻雜劑中砷有最大的質(zhì)子數(shù),因此對于本發(fā)明的目的來說砷最好。
進(jìn)而,去除氧化層108,以從氧化層108暴露柵極106上的非晶硅區(qū)106a、和成對n和p型源/漏區(qū)109和110上的非晶硅區(qū)109a和110a。接著用濺射技術(shù)淀積20到40nm厚的鈦(Ti)層(未示出),以覆蓋襯底101的整個表面。鈦層與柵極106上暴露的非晶硅區(qū)106a和成對n和p型源/漏區(qū)109和110上暴露的非晶硅區(qū)109a和110a接觸。
將鈦層和整個襯底101在650到750℃下熱處理10到30秒鐘,由此使鈦層與柵極106的非晶硅區(qū)106a和成對n和p型源/漏區(qū)109和110的非晶硅區(qū)109a和110a反應(yīng)。通過該熱處理,由于硅化反應(yīng),形成分別與柵極106及成對源/漏區(qū)109和110自對準(zhǔn)的、30到60nm厚的硅化鈦(TiSi2)層111。
然后去除未反應(yīng)的鈦層。該步驟的狀態(tài)如圖1C所示。
最后,將硅化鈦層111在800到900℃下熱處理10到30秒鐘,由此導(dǎo)致層111發(fā)生相變,以降低其電阻率。
但是,使用圖1A到1C所示的半導(dǎo)體器件常規(guī)制備方法有下面問題。
有這樣的傾向,即與注入氟化硼(BF2)離子代替砷離子的情況相比,鈦(Ti)與其中有以2到5×1015個原子/cm2的濃度注入的砷(As)離子的硅(Si)的硅化反應(yīng)更難進(jìn)行。因此當(dāng)砷離子的加速能量低時,與PMOS區(qū)122中硅化鈦層111比較,NMOS區(qū)121中硅化鈦層111的厚度變小。
此時,即使PMOS區(qū)122中的硅化鈦層111有滿意的較大厚度,NMOS區(qū)121中硅化鈦層111的厚度較小,不夠令人滿意。因此,在隨后的熱處理以激活注入的砷原子的過程中,硅化鈦層111中容易出現(xiàn)硅化鈦的聚集,由此會顯著增加NMOS區(qū)121中硅化鈦層111的薄層電阻。
為了避免上述NMOS區(qū)121中硅化鈦層111的薄層電阻的增加,通常盡可能高地設(shè)置砷離子的加速能量,由此增加NMOS和PMOS區(qū)121和122中非晶硅區(qū)106a、109a和110a的最后厚度。非晶硅區(qū)106a、109a和110a的增加的厚度加速了鈦與注入砷的非晶硅之間的硅化反應(yīng),由此可以防止發(fā)生NMOS區(qū)121中硅化鈦層111的薄層電阻的增加的問題。
但是,NMOS區(qū)121中非晶硅區(qū)106a和109a增加的厚度將導(dǎo)致另外的問題,即PMOS區(qū)122中一對p型源/漏區(qū)110的結(jié)漏電流變高。
本發(fā)明人發(fā)現(xiàn)導(dǎo)致該問題的原因如下。
圖2示意地表示PMOS區(qū)122中成對p型源/漏區(qū)110中摻雜劑濃度分布與深度的函數(shù)關(guān)系。
在圖2中,曲線A表示為形成一對p型源/漏區(qū)110而離子注入二氟化硼所導(dǎo)致的摻雜劑的濃度分布。直線B表示n型阱區(qū)103中的摻雜劑濃度分布。曲線C表示為在一對p型源/漏區(qū)110中形成非晶硅區(qū)110a而離子注入砷離子所導(dǎo)致的摻雜劑濃度分布。曲線D表示砷離子注入形成非晶硅區(qū)110a之后一對p型源/漏區(qū)110中的最后或總的摻雜劑的濃度分布。
如圖2所示,在砷離子注入形成非晶硅區(qū)110a之前,一對p型源/漏區(qū)110的p-n結(jié)的深度Xj0由曲線A和直線B的交點(diǎn)給出。另一方面,在砷離子注入形成非晶硅區(qū)110a之后,一對p型源/漏區(qū)110的p-n結(jié)的深度Xj1由曲線D和直線B的交點(diǎn)給出。
很明顯深度Xj1小于深度Xj0。這是因?yàn)?,在注入的p型摻雜劑(即BF2)的拖尾或底部,即在p型源/漏區(qū)110中的p-n結(jié)的附近處,n型摻雜劑(即As)抵消或消除了一對p型源/漏區(qū)110中摻入的p型摻雜劑(即BF2)。換句話說,一對p型源/漏區(qū)110的p-n結(jié)變淺。由于尖峰或晶體缺陷,這些淺p-n結(jié)增加了PMOS區(qū)122中一對p型源/漏區(qū)110的結(jié)漏電流。
具體地,為了制備柵長度約為0.15μm的p溝道或n溝道MOSFET,從防止短溝道效應(yīng)的觀點(diǎn)來說,一對源/漏區(qū)的p-n結(jié)相對于其表面的深度需要設(shè)置為約0.15μm以下。
另一方面,為了將n溝道MOSFET的柵極中硅化鈦層的薄層電阻設(shè)置為10Ω/或更小,需要將形成柵極中非晶區(qū)的n型摻雜劑(即As離子)的加速能量設(shè)置為60keV或更高。但是,如果在60keV或更高的加速能量下以2到5×1014個原子/cm2的濃度注入砷離子時,注入砷離子的拖尾或底部將有0.1μm或更大的深度。
因此通過注入n型摻雜劑(即As離子)形成非晶區(qū),消除了形成p型源/漏區(qū)110所注入p型摻雜劑(即BF2)濃度分布的底部或拖尾,因此減小了一對p型源/漏區(qū)110的p-n結(jié)的深度。
因此,本發(fā)明的目的是提供CMOS結(jié)構(gòu)半導(dǎo)體器件的制備方法,它能將n溝道MOSFET中高熔點(diǎn)金屬的硅化物的薄層電阻抑制在非常低的水平,同時防止p溝道MOSFET的結(jié)漏電流的增加。
通過參閱下面的說明,本領(lǐng)域的技術(shù)人員可以明白上述目的和沒有具體說明的其它目的。
根據(jù)本發(fā)明,半導(dǎo)體器件的制備方法包括步驟(a)到(g)。
(a)在半導(dǎo)體襯底中限定形成n溝道MOSFET的NMOS區(qū)和形成p溝道MOSFET的PMOS區(qū)。
(b)通過第一柵絕緣層在NMOS區(qū)上形成第一柵極,通過第二柵絕緣層在PMOS區(qū)上形成第二柵極。
(c)在NMOS區(qū)中形成第一對n型源/漏區(qū);(d)在PMOS區(qū)中形成第二對p型源/漏區(qū);(e)以第一加速能量,將n型摻雜劑選擇地離子注入進(jìn)NMOS區(qū)中的第一對n型源/漏區(qū)的表面區(qū)和第一柵極的表面區(qū),由此在NMOS區(qū)的第一對n型源/漏區(qū)及第一柵極的表面區(qū)形成多個第一非晶區(qū)。
(f))以比第一加速能量低的第二加速能量,將n型摻雜劑離子注入進(jìn)PMOS區(qū)中的第二對p型源/漏區(qū)的表面區(qū)和第二柵極的表面區(qū),由此在PMOS區(qū)的第二對p型源/漏區(qū)和第二柵極的表面區(qū)形成多個第二非晶區(qū);按下面方式設(shè)置所述第二加速能量,使PMOS區(qū)中第二對p型源/漏區(qū)的底部基本不會因?yàn)樾纬啥鄠€第二非晶區(qū)所進(jìn)行的n型摻雜劑的離子注入而漂移;(g)形成高熔點(diǎn)金屬層,使之與所說NMOS區(qū)中所說多個第一非晶區(qū)及所說PMOS區(qū)中所說多個第二非晶區(qū)接觸;(h)熱處理所說高熔點(diǎn)金屬層、所說NMOS區(qū)中的所說多個第一非晶區(qū)、及所說PMOS區(qū)中的所說多個第二非晶區(qū),由于硅化反應(yīng),以與所說第一和第二柵極及所說多對第一和第二源/漏區(qū)自對準(zhǔn)的方式形成硅化物層。
使用本發(fā)明的半導(dǎo)體器件的制備方法,以第一加速能量將n型摻雜劑選擇地注入到NMOS區(qū)中的第一對n型源/漏區(qū)的表面區(qū)和第一柵極的表面區(qū),由此在步驟(e)中,在NMOS區(qū)的第一對n型源/漏區(qū)和第一柵極的表面區(qū)形成多個第一非晶區(qū)。而且以比第一加速能量低的第二加速能量,將n型摻雜劑離子注入進(jìn)PMOS區(qū)中的第二對p型源/漏區(qū)的表面區(qū)、和第二柵極的表面區(qū),由此在步驟(f)中,在PMOS區(qū)的第二對p型源/漏區(qū)和第二柵極的表面區(qū)形成多個第二非晶區(qū)。
另外,按下面方式設(shè)置步驟(f)中的第二加速能量,使PMOS區(qū)中第二對p型源/漏區(qū)的底部基本不會因?yàn)樾纬啥鄠€第二非晶區(qū)所進(jìn)行的n型摻雜劑的離子注入而漂移。
因此,即使在步驟(f)中將n型摻雜劑離子注入到第二對p型源/漏區(qū),PMOS區(qū)中第二對p型源/漏區(qū)的p-n結(jié)也不會變淺。這表明可以防止p溝道MOSFET的結(jié)漏電流的增加。
而且,按下面設(shè)置第一加速能量,即讓NMOS區(qū)中多個第一非晶區(qū)有滿意的厚度,可以將n溝道MOSFET中硅化物層的薄層電阻抑制在滿意的低水平。
在本發(fā)明方法的優(yōu)選實(shí)施例中,用第一掩模選擇覆蓋PMOS區(qū)來進(jìn)行步驟(e),用第二掩模選擇覆蓋NMOS區(qū)來進(jìn)行步驟(f)。
在本發(fā)明方法的另一優(yōu)選實(shí)施例中,用掩模選擇覆蓋PMOS區(qū)來進(jìn)行步驟(e),不用掩模覆蓋NMOS和PMOS區(qū)來進(jìn)行步驟(f)。
此時,附加的優(yōu)點(diǎn)是不需要用來覆蓋NMOS區(qū)的掩模形成過程。
在本發(fā)明方法的再一優(yōu)選實(shí)施例中,在步驟(c)中用耐熱掩模選擇性地覆蓋PMOS區(qū)來形成第一對n型源/漏區(qū),然后不去除步驟(c)所用掩模,熱處理第一對n型源/漏區(qū)進(jìn)行退火。另外,用同一掩模進(jìn)行步驟(e)。可以用也可以不用同一掩模來進(jìn)行步驟(e)。
此時,附加的優(yōu)點(diǎn)是在步驟(e)中不需要用來覆蓋PMOS區(qū)的掩模形成過程。
耐熱掩模最好由多晶硅構(gòu)成,因?yàn)槎嗑Ч柩谀S兴璧哪蜔崽匦裕⑶曳浅H菀字苽?。耐熱掩模也可以用氮化硅?gòu)成。
高熔點(diǎn)金屬層最好由鈦(Ti)構(gòu)成,因?yàn)楣杌佊蟹浅5偷碾娮琛H欢?,其它的非鈦高熔點(diǎn)金屬也可使用。
n型摻雜劑較好是磷(P)、砷(As)、或銻(Sb)。n型摻雜劑最好是砷(As)。
為了容易明白本發(fā)明,下面參照附圖進(jìn)行說明。
圖1A到1C是分別表示CMOS結(jié)構(gòu)半導(dǎo)體器件的常規(guī)制備方法的部分剖面圖。
圖2示意表示在常規(guī)方法制備的半導(dǎo)體器件中成對p型源/漏區(qū)的摻雜劑濃度隨深度的分布。
圖3A-3C分別是表示根據(jù)本發(fā)明第一實(shí)施例的CMOS結(jié)構(gòu)的半導(dǎo)體器件制備方法的部分剖面圖。
圖4示意地表示在第一實(shí)施例方法制備的半導(dǎo)體器件中成對p型源/漏區(qū)的摻雜劑濃度隨深度的分布。
圖5A到5D分別是表示根據(jù)本發(fā)明第二實(shí)施例的CMOS結(jié)構(gòu)的半導(dǎo)體器件制備方法的部分剖面圖。
圖6A到6E分別是表示根據(jù)本發(fā)明第三實(shí)施例的CMOS結(jié)構(gòu)的半導(dǎo)體器件制備方法的部分剖面圖。
下面將參照


本發(fā)明的優(yōu)選實(shí)施例。第一實(shí)施例根據(jù)本發(fā)明第一實(shí)施例的CMOS結(jié)構(gòu)半導(dǎo)體器件制備方法包括圖3A到3D所示的各步驟。
首先,如圖3A所示,用選擇氧化技術(shù)在p型單晶硅襯底1的表面上選擇性地形成200到400nm(如300nm)厚的場氧化層4,由此在襯底1的表面限定形成n溝道MOSFET的NMOS區(qū)21、和形成p溝道MOSFET的PMOS區(qū)22。
接著,用離子注入技術(shù)分別在NMOS和PMOS區(qū)21和22中形成p型阱區(qū)2和n型阱區(qū)3。
然后,用熱氧化技術(shù)在NMOS和PMOS區(qū)21和22的暴露表面形成3到6nm(如5nm)厚的柵氧化層5。隨后用CVD、光刻和腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的柵氧化層5上形成150到250nm(如200nm)厚的多晶硅柵極6。
用CVD技術(shù)和各向異性腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的相應(yīng)柵極6的每邊于柵氧化層5上形成80到150nm(如100nm)寬的一對氧化物側(cè)壁7。
用CVD技術(shù)形成5到10nm(如10nm)厚的二氧化硅(二氧化硅層)層8以全部覆蓋NMOS和PMOS區(qū)21和22。
進(jìn)而,用離子注入技術(shù)和退火技術(shù)分別在NMOS和PMOS區(qū)21和22中形成一對n型源/漏區(qū)9和一對p型源/漏區(qū)10。
當(dāng)在NMOS區(qū)21中形成一對n型源/漏區(qū)9時,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如30keV)的加速能量,將作為n型摻雜劑的砷(As)離子選擇注入到NMOS區(qū)21,而用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋PMOS區(qū)22。當(dāng)在PMOS區(qū)22中形成一對p型源/漏區(qū)10時,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如20keV)的加速能量,將作為p型摻雜劑的氟化硼(BF2)離子選擇注入到PMOS區(qū)22,而用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋NMOS區(qū)21。
將這樣形成的一對n型源/漏區(qū)9和一對p型源/漏區(qū)10進(jìn)行退火處理,以激活注入的砷和硼原子。該退火處理通常在1000到1050℃(如1050℃)下進(jìn)行10到30秒鐘(如10秒鐘)。
該步驟的狀態(tài)示于圖3A中。上述工藝步驟和圖1A到1C所示的常規(guī)方法相同。
如圖3B所示,退火后,形成已構(gòu)圖的光刻膠薄膜12a以覆蓋PMOS區(qū)22。然后在用光刻膠薄膜12a覆蓋PMOS區(qū)22的同時,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和40到80keV(如60keV)的加速能量,通過二氧化硅層8向NMOS區(qū)21中的一對n型源/漏區(qū)9和柵極6選擇注入砷離子,如圖3B中垂直箭頭15所示。
這樣,在NMOS區(qū)21中的柵極6的砷注入表面區(qū)域形成非晶硅區(qū)6a,同時分別在NMOS區(qū)21中的成對n和p型源/漏區(qū)9的砷注入表面區(qū)域形成非晶硅區(qū)9a。
在該工藝中選擇砷作為離子注入源的原因是因?yàn)樵诎雽?dǎo)體器件制備中常用的n型摻雜劑中砷有最大的質(zhì)子數(shù),由此對于本發(fā)明目的來說砷最好。
另外,去除光刻膠薄膜12a后,如圖3C所示,形成另一已構(gòu)圖的光刻膠薄膜12b以覆蓋NMOS區(qū)21。然后在用光刻膠薄膜12b覆蓋NMOS區(qū)21的同時,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和20到40keV(如30keV)的加速能量,通過二氧化硅層8向PMOS區(qū)22中的一對p型源/漏區(qū)10和柵極6選擇注入砷離子,如垂直箭頭16所示。
這樣,在PMOS區(qū)22中的柵極6的表面區(qū)域形成非晶硅區(qū)6a,同時分別在PMOS區(qū)22中的成對n和p型源/漏區(qū)10的表面區(qū)域形成非晶硅區(qū)10a。
因?yàn)閳D3B的離子注入工藝的加速能量(例如60keV)大于圖3C的離子注入工藝的加速能量,所以NMOS區(qū)21中的非晶硅區(qū)6a和9a比PMOS區(qū)22中的非晶硅區(qū)6a和10a厚。
隨后,用氫氟酸(HF)去除二氧化硅層8,以從二氧化硅層8暴露柵極6上的非晶硅區(qū)6a及成對n和p型源/漏區(qū)9和10上的非晶硅區(qū)9a和10a。
接著用濺射技術(shù)淀積20到40nm(如30nm)厚的鈦(Ti)層(未示出),以覆蓋襯底1的整個表面。鈦層與柵極6上暴露的非晶硅區(qū)6a及成對源/漏區(qū)9和10上暴露的非晶硅區(qū)9a和10a接觸。
將鈦層和整個襯底1在650到750℃(如700℃)下熱處理10到30秒鐘(如10秒鐘),由此使鈦層與柵極6的非晶硅區(qū)6a及成對源/漏區(qū)9和10的非晶硅區(qū)9a和10a反應(yīng)。通過該熱處理,由于硅化反應(yīng),以與柵極6及成對成圖n和p型源/漏區(qū)9和10自對準(zhǔn)的方式,分別形成30到60nm(如45nm)厚的硅化鈦(TiSi2)層11。
因?yàn)镹MOS區(qū)21中的非晶硅區(qū)6a和9a比PMOS區(qū)22中的非晶硅區(qū)6a和10a厚,所以形成于NMOS和PMOS區(qū)21和22中的硅化鈦(TiSi2)層11的厚度基本相同。
然后將襯底1及n和p溝道MOSFETs一起浸入氫氧化銨(NH4OH)與過氧化氫(H2O2)的混合溶液中,去除未反應(yīng)的鈦層。該步驟的狀態(tài)如圖3D所示。
最后,將硅化鈦層11在800到900℃(如850℃)下熱處理10到30秒鐘(如30秒鐘),由此導(dǎo)致層11發(fā)生相變,以降低其電阻率。
使用第一實(shí)施例的半導(dǎo)體器件的制備方法,以如60keV的加速能量,將作為n型摻雜劑的砷離子選擇性地注入到NMOS區(qū)21中的一對n型源/漏區(qū)9的表面區(qū)和柵極6的表面區(qū),由此在NMOS區(qū)21的一對n型源/漏區(qū)9的表面區(qū)形成非晶區(qū)9a、在柵極6的表面區(qū)形成非晶區(qū)6a。另外,以低于用于NMOS區(qū)21的加速能量(如30keV)的加速能量,將砷離子注入進(jìn)PMOS區(qū)22中的一對p型源/漏區(qū)10的表面區(qū)和柵極6的表面區(qū),由此在PMOS區(qū)22的一對p型源/漏區(qū)10和柵極6的表面區(qū)形成非晶區(qū)10a。
另外,按下面方式設(shè)置用于PMOS區(qū)22的加速能量(如30keV),即令PMOS區(qū)22中一對p型源/漏區(qū)10的底部基本不會因?yàn)樾纬啥鄠€非晶區(qū)10a所進(jìn)行的砷離子的離子注入而漂移。
因此,在圖3C所示的步驟中,即使將作為n型摻雜劑的砷離子注入到一對p型源/漏區(qū)10時,PMOS區(qū)22中的一對p型源/漏區(qū)10的p-n結(jié)也不會變淺。這表明可以防止p溝道MOSFET的結(jié)漏電流增加。
而且,通過按下面方式設(shè)置用于NMOS區(qū)21的加速能量,即讓NMOS區(qū)21中非晶區(qū)11有足夠大的厚度,可以將n溝道MOSFET中硅化物層11的薄層電阻抑制在滿意的低水平。
圖4示意地表示PMOS區(qū)22中成對p型源/漏區(qū)10的摻雜劑濃度隨深度的分布。
在圖4中,曲線A′表示形成一對p型源/漏區(qū)10而注入二氟化硼離子所導(dǎo)致的摻雜劑濃度分布。直線B′表示n型阱區(qū)3中的摻雜劑濃度分布。曲線C′表示在一對p型源/漏區(qū)10中形成非晶硅區(qū)10a而離子注入砷離子所導(dǎo)致的摻雜劑濃度分布。
如圖4所示,在砷離子注入形成非晶硅區(qū)10a之前,一對p型源/漏區(qū)10的p-n結(jié)的深度(或厚度)Xj0由曲線A′和直線B′的交點(diǎn)給出。在砷離子注入形成非晶硅區(qū)10a之后,一對p型源/漏區(qū)10的p-n結(jié)的深度Xj1也由曲線A′和直線B′的交點(diǎn)給出。這樣深度Xj1等于深度Xj0。
這是由于形成非晶區(qū)10a所注入的砷離子沒有延伸到一對p型源/漏區(qū)10中注入的p型摻雜劑(如BF2)的分布的拖尾或底部。因此注入的p型摻雜劑的分布的拖尾或底部不會朝區(qū)域10的表面上升。換句話說,一對p型源/漏區(qū)10的p-n結(jié)不會變淺。所以硅化鈦層11的底部和區(qū)域10的p-n結(jié)彼此充分隔開。因此,結(jié)PMOS區(qū)22中一對p型源/漏區(qū)10的結(jié)漏電流不會增加。
具體地,為了將PMOS區(qū)22的柵極6中硅化鈦層11的薄層電阻限制在10Ω/以下,其柵長約0.15μm,將形成非晶區(qū)11的砷離子的加速能量設(shè)置為約30keV足夠。此時,注入的砷離子的拖尾或底部的深度為0.1μm以下。因此形成p型源/漏區(qū)10所注入的p型摻雜劑(如BF2離子)的分布的底部或拖尾不受注入的n型摻雜劑(如As離子)的影響。
無需要說,將NMOS區(qū)21的柵極6中硅化鈦層11的薄層電阻設(shè)置為10Ω/以下,其柵長約0.15μm。這是因?yàn)樵诩s60keV或更高的加速能量下注入形成非晶硅區(qū)9a的砷離子的緣故。第二實(shí)施例根據(jù)本發(fā)明第二實(shí)施例的CMOS結(jié)構(gòu)的半導(dǎo)體器件制備方法包括圖5A到5D所示的各步驟。
首先,如圖5A所示,用選擇氧化技術(shù)在p型單晶硅襯底1的表面上選擇性地形成200到400nm(如300nm)厚的場氧化層4,由此在襯底1的表面限定形成n溝道MOSFET的NMOS區(qū)21、和形成p溝道MOSFET的PMOS區(qū)22。
接著,用離子注入技術(shù)分別在NMOS和PMOS區(qū)21和22中形成p型阱區(qū)2和n型阱區(qū)3。
然后用熱氧化技術(shù)在NMOS和PMOS區(qū)21和22的暴露表面形成3到6nm(如5nm)厚的柵氧化層5。隨后用CVD、光刻和腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的柵氧化層5上形成150到250nm(如200nm)厚的多晶硅柵極6。
用CVD技術(shù)和各向異性腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的相應(yīng)柵極6的每邊于柵氧化層5上形成80到150nm(如100nm)寬的一對氧化物側(cè)壁7。
用CVD技術(shù)形成5到10nm(如10nm)厚的二氧化硅(SiO2)層8,以全部覆蓋NMOS和PMOS區(qū)21和22。
另外,用離子注入技術(shù)和退火技術(shù)分別在NMOS和PMOS區(qū)21和22中形成一對n型源/漏區(qū)9和一對p型源/漏區(qū)10。
當(dāng)在NMOS區(qū)21中形成一對n型源/漏區(qū)9時,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如30keV)的加速能量,將作為n型摻雜劑的砷(As)離子選擇性地注入到NMOS區(qū)21,而用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋PMOS區(qū)22。當(dāng)在PMOS區(qū)22中形成一對p型源/漏區(qū)10時,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如20keV)的加速能量,將作為p型摻雜劑的氟化硼(BF2)離子選擇性地注入到PMOS區(qū)22,而用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋NMOS區(qū)21。
將這樣形成的一對n型源/漏區(qū)9和一對p型源/漏區(qū)10進(jìn)行退火處理,以激活注入的砷和硼原子。該退火處理通常在1000到1050℃(如1050℃)下進(jìn)行10到30秒鐘(如10秒鐘)。
該步驟的狀態(tài)示于圖5A中。上述工藝步驟與第一實(shí)施例的方法相同。
如圖5B所示,退火后,形成已構(gòu)圖的光刻膠薄膜12以覆蓋PMOS區(qū)22。然后在用光刻膠薄膜12覆蓋PMOS區(qū)22的同時,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和40到80keV(如60keV)的加速能量,通過二氧化硅層8向NMOS區(qū)21中的一對n型源/漏區(qū)9和柵極6選擇性地注入砷離子,如垂直箭頭15所示。
這樣,在NMOS區(qū)21中的柵極6的砷注入表面區(qū)域形成非晶硅區(qū)6a,同時分別在NMOS區(qū)21中的成對n和p型源/漏區(qū)9的砷注入表面區(qū)域形成非晶硅區(qū)9a。
另外,去除光刻膠薄膜12后,不用任何掩模,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和20到40keV(如30keV)的加速能量,通過二氧化硅層8向NMOS區(qū)21和PMOS區(qū)22中的成對n和p型源/漏區(qū)9和10及柵極6選擇性地注入砷離子,如垂直箭頭16所示。
第二實(shí)施例的方法與第一實(shí)施例中的方法的不同在于,如圖5C所示在離子注入過程中不使用掩模。
這樣,由PMOS區(qū)22中的柵極6的表面區(qū)域形成非晶硅區(qū)6a,同時分別由PMOS區(qū)22中的一對p型源/漏區(qū)10的表面區(qū)域形成非晶硅區(qū)10a。
隨后工藝步驟和第一實(shí)施例相同,因此為了簡便起見,這里省略其說明。
使用第二實(shí)施例的半導(dǎo)體器件的制備方法,除了有第一實(shí)施例的優(yōu)點(diǎn)外,其附加優(yōu)點(diǎn)是在圖5C所示的步驟中不需要形成用來覆蓋NMOS區(qū)21的掩模的工藝(如光刻工藝)。第三實(shí)施例根據(jù)本發(fā)明第三實(shí)施例的CMOS結(jié)構(gòu)半導(dǎo)體器件制備方法包括圖6A到6E所示的各步驟。
首先,如圖6A所示,用選擇氧化技術(shù)在p型單晶硅襯底1的表面上選擇性地形成200到400nm(如300nm)厚的場氧化層4,由此在襯底1的表面限定形成n溝道MOSFET的NMOS區(qū)21、和形成p溝道MOSFET的PMOS區(qū)22。
接著,用離子注入技術(shù)分別在NMOS和PMOS區(qū)21和22中形成p型阱區(qū)2和n型阱區(qū)3。
然后,用熱氧化技術(shù)在NMOS和PMOS區(qū)21和22的暴露表面選擇性地形成3到6nm(如5nm)厚的柵氧化層5。隨后用CVD、光刻和腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的柵氧化層5上形成150到250nm(如200nm)厚的多晶硅柵極6。
用CVD技術(shù)和各向異性腐蝕技術(shù)在NMOS和PMOS區(qū)21和22的柵極6的每邊于柵氧化層5上形成80到150nm(如100nm)寬的一對氧化物側(cè)壁7。
用已知技術(shù)形成5到10nm(如10nm)厚的二氧化硅(SiO2)層8,以全部覆蓋NMOS和PMOS區(qū)21和22。
該步驟的狀態(tài)示于圖6A中。上述步驟和第一實(shí)施例中的步驟相同。
另外用離子注入技術(shù)和退火技術(shù)在PMOS區(qū)22中形成一對p型源/漏區(qū)10。按該工藝,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如30keV)的加速能量,將氟化硼離子選擇性地注入到PMOS區(qū)22,而用已構(gòu)圖的光刻膠薄膜(未示出)覆蓋NMOS區(qū)21。
然后,如圖6B所示,以2到5×1015個原子/cm2(如3×1015個原子/cm2)的濃度和20到50keV(如20keV)的加速能量,將砷離子選擇性地注入到NMOS區(qū)21,而用約150到250nm厚的已構(gòu)圖多晶硅層13覆蓋PMOS區(qū)22,由此在NMOS區(qū)21中形成一對n型源/漏區(qū)9。
該步驟的狀態(tài)示于圖6B中。
將這樣形成的一對n型源/漏區(qū)9和一對p型源/漏區(qū)10進(jìn)行退火處理,以激活注入的砷和硼原子。該退火處理通常在1000到1050℃(如1050℃)下進(jìn)行10到30秒鐘(如10秒鐘)。
退火后,不去除多晶硅層13,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和40到80keV(如60keV)的加速能量,通過二氧化硅層8向NMOS區(qū)21中的一對n型源/漏區(qū)9和柵極6選擇注入砷離子,如圖16C中的垂直箭頭15所示。
這樣,在NMOS區(qū)21中的柵極6的砷注入表面區(qū)域形成非晶硅區(qū)6a,同時分別在NMOS區(qū)21中的成對n和p型源/漏區(qū)9的砷注入表面區(qū)域形成非晶硅區(qū)9a,如圖6C所示。
另外,如圖6D所示,去除多晶硅層13后,以2到5×1014個原子/cm2(如3×1014個原子/cm2)的濃度和20到40keV(如30keV)的加速能量,通過二氧化硅層8向NMOS區(qū)21和PMOS區(qū)22中的成對n和p型源/漏區(qū)9和10及柵極6選擇性地注入砷離子,如圖6D中的垂直箭頭16所示。
這樣,在PMOS區(qū)22中的柵極6的表面區(qū)域形成非晶硅區(qū)6a,同時分別在PMOS區(qū)22中的一對p型源/漏區(qū)10的表面區(qū)域形成非晶硅區(qū)10a。
在圖6D的離子注入工藝中,加速能量例如設(shè)置為30KeV,該值低于圖6C的離子注入工藝的60KeV。因此,PMOS區(qū)22中的非晶硅區(qū)6a和10a的厚度小于NMOS區(qū)21中的非晶硅區(qū)6a和9a的厚度。
根據(jù)第三實(shí)施例的方法與第一實(shí)施例中的方法的不同在于用于形成一對n型源/漏區(qū)9的多晶硅掩模13也用于形成非晶區(qū)6a、9a和10a的離子注入工藝中。
隨后工藝步驟和第一實(shí)施例相同,因此,為了簡便起見,這里省略其說明。
使用第三實(shí)施例的半導(dǎo)體器件的制備方法,除了有第一實(shí)施例的優(yōu)點(diǎn)外,其附加優(yōu)點(diǎn)是,在圖6C所示的步驟中不需要形成用來覆蓋NMOS區(qū)21的掩模的工藝(如光刻工藝)。
按上述第一至第三實(shí)施例,用砷作形成非晶硅區(qū)的n型摻雜劑。然而,也可以用銻或磷代替砷,其中因?yàn)樗鼈兊馁|(zhì)子數(shù),銻大于磷。
盡管以上說明了本發(fā)明的優(yōu)選形式,但是本領(lǐng)域的技術(shù)人員明白在不偏離本發(fā)明的精神實(shí)質(zhì)的情況下,本發(fā)明可以有很多改變。因此本發(fā)明的范圍僅由所附的權(quán)利要求書限定。
權(quán)利要求
1.一種半導(dǎo)體器件的制備方法,包括以下步驟(a)在半導(dǎo)體襯底中限定形成n溝道MOSFET的NMOS區(qū)和形成p溝道MOSFET的PMOS區(qū);(b)分別通過第一和第二柵絕緣層在所說NMOS和PMOS區(qū)上形成第一和第二柵極;(c)在所說NMOS區(qū)中形成第一對n型源/漏區(qū);(d)在所說PMOS區(qū)中形成第二對p型源/漏區(qū);(e)以第一加速能量,將n型摻雜劑選擇性地離子注入進(jìn)所說NMOS區(qū)中的所說第一對n型源/漏區(qū)的表面區(qū)和所說第一柵極的表面區(qū),由此在所說NMOS區(qū)的所說第一對n型源/漏區(qū)及所說第一柵極的表面區(qū)形成多個第一非晶區(qū)。(f))以比所說第一加速能量低的第二加速能量,將n型摻雜劑離子注入進(jìn)所說PMOS區(qū)中的所說第二對p型源/漏區(qū)的表面區(qū)和所說第二柵極的表面區(qū),由此在所說PMOS區(qū)的所說第二對p型源/漏區(qū)和所說第二柵極的表面區(qū)形成多個第二非晶區(qū);按下面方式設(shè)置所說第二加速能量,使所說PMOS區(qū)中所說第二對p型源/漏區(qū)的底部基本不會因?yàn)樾纬伤f多個第二非晶區(qū)所進(jìn)行的所說n型摻雜劑的離子注入而漂移;(g)形成高熔點(diǎn)金屬層,使之與所說NMOS區(qū)中所說多個第一非晶區(qū)及所說PMOS區(qū)中所說多個第二非晶區(qū)接觸;(h)熱處理所說高熔點(diǎn)金屬層、所說NMOS區(qū)中的所說多個第一非晶區(qū)、及所說PMOS區(qū)中的所說多個第二非晶區(qū),由于硅化反應(yīng),以與所說第一和第二柵極及所說多對第一和第二源/漏區(qū)自對準(zhǔn)的方式形成硅化物層。
2.如權(quán)利要求1的方法,其特征為,用第一掩模選擇性地覆蓋所說PMOS區(qū),同時進(jìn)行所說步驟(e),用第二掩模選擇性地覆蓋所說NMOS區(qū),同時進(jìn)行所說步驟(f)。
3.如權(quán)利要求1的方法,其特征為,用掩模選擇性地覆蓋所說PMOS區(qū),同時進(jìn)行所說步驟(e),不用掩模覆蓋所說NMOS區(qū)和PMOS區(qū),進(jìn)行所說步驟(f)。
4.如權(quán)利要求1的方法,其特征為,在所說步驟(c)中用耐熱掩模選擇性地覆蓋所說PMOS區(qū),同時形成所說第一對n型源/漏區(qū),然后,不去除步驟(c)中所用所說掩模,對所說第一對n型源/漏區(qū)進(jìn)行退火熱處理;其中,用所說掩模進(jìn)行所說步驟(e);以及可以用也可以不用所說掩模來進(jìn)行所說步驟(f)。
5.如權(quán)利要求4的方法,其特征為,所說耐熱掩模由多晶硅構(gòu)成。
6.如權(quán)利要求1的方法,其特征為,所說高熔點(diǎn)金屬由鈦構(gòu)成。
7.如權(quán)利要求1的方法,其特征為,所說n型摻雜劑是選自磷、砷、銻所組成的組中的一種。
全文摘要
一種CMOS結(jié)構(gòu)半導(dǎo)體器件制備方法,以第一加速能量將n型摻雜劑離子注入NMOS區(qū)中的第一對n型源/漏區(qū)的表面區(qū)和第一柵極的表面區(qū),由此形成多個第一非晶區(qū)。以比第一加速能量低的第二加速能量,將n型摻雜劑離子注入進(jìn)PMOS區(qū)的第二對p型源/漏區(qū)的表面區(qū)和第二柵極的表面區(qū),由此形成多個第二非晶區(qū)。
文檔編號H01L27/092GK1198008SQ9810788
公開日1998年11月4日 申請日期1998年4月30日 優(yōu)先權(quán)日1997年4月30日
發(fā)明者安藤岳 申請人:日本電氣株式會社
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點(diǎn)贊!
1