專利名稱：半導(dǎo)體基板和層疊的半導(dǎo)體封裝及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體基板和層疊的半導(dǎo)體封裝及其制作方法，尤其涉及改進(jìn)的球柵陣列(BGA)半導(dǎo)體封裝。


圖1是常規(guī)BGA半導(dǎo)體封裝的示意圖。如圖所示，11是基板的主體。在基板主體11內(nèi)分布多根已構(gòu)圖的導(dǎo)線(圖未示出)。具有諸多芯片焊盤(圖未示出)的半導(dǎo)體芯片13用粘合劑15粘接在基板主體11的上面。通過多根金屬線17實(shí)現(xiàn)芯片焊盤與導(dǎo)電布線的連接。為了半導(dǎo)體芯片13和金屬線17，形成模制部分18，以便用環(huán)氧樹脂模制化合物模制基板主體的預(yù)定部分。此外，貼在基板11底表面上的數(shù)個焊球用于與基板11內(nèi)形成的導(dǎo)電布線連接。然而，常規(guī)封裝因其結(jié)構(gòu)特點(diǎn)的限制，不可能將半導(dǎo)體芯片堆疊起來，因而不可能在有限的面積內(nèi)實(shí)現(xiàn)具有高集成度的存儲組件。
本發(fā)明的目的是提供半導(dǎo)體基板和層疊的半導(dǎo)體封裝及其制作方法，克服常規(guī)工藝中遇到的上述問題。
本發(fā)明的另一目的提供改進(jìn)的半導(dǎo)體基板和層疊的半導(dǎo)體封裝及其制作方法，以便在有限的面積內(nèi)實(shí)現(xiàn)高集成度的半導(dǎo)體組件。
為了達(dá)到上述目的，提供一種半導(dǎo)體基板，包括非導(dǎo)電的基板主體，在其內(nèi)部含有多根已構(gòu)圖的導(dǎo)線；基板主體的中心上部形成的腔體；及垂直穿過基板主體的邊緣部分的多個通孔。
為了達(dá)到上述目的，提供一種層疊的半導(dǎo)體封裝，包括非導(dǎo)電的基板主體，其內(nèi)部有多根已構(gòu)圖的導(dǎo)線；基板主體的中心上部形成的腔體；垂直通過基板主體的邊緣部分的多個通孔；安裝在腔體的下表面的半導(dǎo)體芯片；用于連接半導(dǎo)體芯片與導(dǎo)電布線的多根導(dǎo)線；填充各個通孔的多根導(dǎo)電金屬棒；貼在基板主體的上下表面的多個導(dǎo)電外部端子，用于與金屬棒連接；填裝于腔體中的模制化合物，用于模制半導(dǎo)體芯片和各導(dǎo)線。
為了達(dá)到上述目的，提供一種層疊的半導(dǎo)體封裝的制作方法，包括，制備非導(dǎo)電的基板主體，其內(nèi)部形成有多根已構(gòu)圖的導(dǎo)線；在基板主體的中心上部形成具有階梯部分的腔體；在腔體附近形成垂直通過基板主體的多個通孔；把半導(dǎo)體芯片安裝在腔體的下表面上；用導(dǎo)線電連接半導(dǎo)體芯片與所說導(dǎo)線；通過在腔體中填充模制化合物模制半導(dǎo)體芯片與導(dǎo)線；準(zhǔn)備層疊的半導(dǎo)體封裝；對準(zhǔn)形成于層疊的半導(dǎo)體封裝中的通孔；把層疊的半導(dǎo)體封裝疊在一起；將導(dǎo)電金屬材料分別填入這樣對準(zhǔn)了的通孔；將最上層層疊的半導(dǎo)體封裝的上表面和最下層層疊的半導(dǎo)體封裝下表面的外部端子固定在一起，用于與導(dǎo)電金屬材料電連接。
本發(fā)明的其他優(yōu)點(diǎn)、目標(biāo)和特點(diǎn)在下文的進(jìn)一步描述將得更清楚。
從以下的詳細(xì)說明和各圖可以更充分地理解本發(fā)明，各附圖只是為了說明，所以本發(fā)明并不限于此，其中圖1為常規(guī)球柵陣列半導(dǎo)體封裝的剖面圖；圖2是根據(jù)本發(fā)明的半導(dǎo)體基板的剖面圖；圖3是根據(jù)本發(fā)明的層疊的半導(dǎo)體封裝的剖面圖；圖4A至4D是根據(jù)本發(fā)明的層疊的半導(dǎo)體封裝制作方法的剖面圖；圖5A至5C輥根據(jù)本發(fā)明的堆疊半導(dǎo)體封裝組件制作方法的剖面圖。
下面將說明半導(dǎo)體基板、用其制造的層疊的半導(dǎo)體封裝、半導(dǎo)體組件及其制造方法。
圖2是根據(jù)本發(fā)明的半導(dǎo)體基板的剖面圖。如圖所示，提供非導(dǎo)電的基板主體21，其內(nèi)部裝有多根構(gòu)圖的導(dǎo)線22。基板主體21上表面中心部分形成具有階梯23的腔體24。在腔體24的兩側(cè)形成有多個通孔25垂直通過基板主體21。每根導(dǎo)線22的一端在階梯部分的上表面露出，另一端延伸至相應(yīng)的通孔25。
另外，導(dǎo)電金屬棒26例如焊料棒被分別填入通孔25，基板主體21上下表面貼有外部端子27，用于與每根金屬棒26的兩端電連接。在此，金屬棒26和外部端子27還可以按本發(fā)明另一實(shí)施例制作。
圖3是根據(jù)本發(fā)明的層疊的半導(dǎo)體封裝的剖面圖。如圖所示，運(yùn)用圖2的半導(dǎo)體封裝封裝半導(dǎo)體芯片。在圖3的實(shí)施例中，與圖2實(shí)施例相同的部件有相同的參考標(biāo)記。
如圖3所示，半導(dǎo)體芯片33用粘合劑31粘接在腔體24的下表面。多根導(dǎo)線35用于電連接半導(dǎo)體芯片33和導(dǎo)線22，模制化合物37填充腔體24，以此封裝半導(dǎo)體芯片33和導(dǎo)線35。
現(xiàn)在根據(jù)圖4A至4D來說明根據(jù)本發(fā)明的層疊的半導(dǎo)體封裝制作方法。
首先，如圖4A所示，非導(dǎo)電的基板主體21具有多根已構(gòu)圖的導(dǎo)線22，基板主體22的中心上部形成具有階梯部分23的腔體24，在腔體24附近形成多個通孔25，垂直通過基板主體21，以便每根導(dǎo)線22的一端在階梯部分的上表面露出，其另一端暴露于通孔25內(nèi)。
如圖4B所示，引線鍵合過程如下，半導(dǎo)體的芯片33用粘合劑31粘接在腔體24的底部，用導(dǎo)線33連接半導(dǎo)體芯片33和導(dǎo)線22。
其次，如圖4C所示，模制過程如下，模制化合物填充腔體24，由此模制半導(dǎo)體芯片33和導(dǎo)線35。
此外，如圖4D所示，可以進(jìn)行金屬材料填充過程，將導(dǎo)電金屬材料26例如焊料棒填入到每個通孔25，導(dǎo)電的外部端子27例如焊料球粘在基板主體21的上下表面上，由此電連接每條導(dǎo)電金屬材料26的兩端。金屬材料填入工序分成幾步，先是將焊料棒填入通孔25，而后將其回流和硬化。
圖5A到圖5C是根據(jù)本發(fā)明的層疊的的半導(dǎo)體封裝組件制作方法的剖面圖。
如圖5A所示，將層疊的的半導(dǎo)體封裝100,110和120堆疊在一起，如圖4所示。堆疊時，應(yīng)將層疊的的半導(dǎo)體封裝100,110和120精確對準(zhǔn)，同時對準(zhǔn)形成于層疊的的半導(dǎo)體封裝100,110和120上的通孔25。
如圖5B所示，在金屬材料填入步驟，將導(dǎo)電金屬材料26填入到這樣對準(zhǔn)的通孔25。在此，金屬材料填入過程分成幾步，先是將焊料棒分別填入對準(zhǔn)的通孔25，后再回流和硬化。
如圖5C所示，導(dǎo)電外部端子27分別貼在最上層層疊的半導(dǎo)體封裝120的上表面和最下層層疊的半導(dǎo)體封裝100下表面上，由此電連接每個導(dǎo)電金屬材料27的兩端，從而制備根據(jù)本發(fā)明的層疊的的半導(dǎo)體封裝組件。
如上所述，根據(jù)本發(fā)明，采用半導(dǎo)體基板封裝半導(dǎo)體芯片可以制成層疊的半導(dǎo)體封裝。此外，按照本發(fā)明，采用層疊的半導(dǎo)體封裝有可以在有限的面積內(nèi)作成高集成度的半導(dǎo)體封裝組件。而且，采用層疊的的半導(dǎo)體封裝中形成的通孔可以精確對準(zhǔn)并堆疊每個半導(dǎo)體封裝，通過填入通孔的導(dǎo)電金屬材料(焊料棒)可電連接每個封裝內(nèi)的半導(dǎo)體芯片。
雖然為了說明披露了本發(fā)明的優(yōu)選實(shí)施例，但在不背離本發(fā)明所附權(quán)利要求的范圍和精神的情況下，本領(lǐng)域的普通技術(shù)人員可以作出各種修改，增加和替代。
權(quán)利要求
1．一種半導(dǎo)體基板，包括非導(dǎo)電的基板主體，其內(nèi)部有多根已構(gòu)圖的導(dǎo)線；在基板主體的中心上部形成的腔體；及垂直通過基板主體邊緣的多個通孔。
2．如權(quán)利要求1的半導(dǎo)體基板，其特征在于，在腔體的側(cè)壁上形成有階梯。
3．如權(quán)利要求1的半導(dǎo)體基板，其特征在于，每根導(dǎo)線的一端在階梯部分的上表面露出，而每根導(dǎo)線的另一端則延伸到通孔中。
4．如權(quán)利要求1的半導(dǎo)體基板，還包括填入每個通孔的導(dǎo)電金屬棒，以及形成于基板主體上下表面上的導(dǎo)電外部端子，用于與每根金屬棒的兩端電連接。
5．如權(quán)利要求4的半導(dǎo)體基板，其特征在于，說的金屬棒是焊料棒。
6．如權(quán)利要求4的半導(dǎo)體基板，其特征在于，所說外部端子是焊料制成的。
7．一種層疊的的半導(dǎo)體封裝包括非導(dǎo)電的基板主體，其內(nèi)部有多根已構(gòu)圖的導(dǎo)線；在基板主體的中心上部形成的腔體；垂直通過基板主體邊緣的多個通孔；安裝在腔體的下表面的半導(dǎo)體芯片；電連接半導(dǎo)體芯片和導(dǎo)電布線的多根導(dǎo)線；填入每個通孔的多根導(dǎo)電金屬棒；基板主體上下表面上的多個導(dǎo)電外部端子，用于與金屬棒電連接；填充腔體的模制化合物，用于模制半導(dǎo)體芯片和導(dǎo)線。
8．如權(quán)利要求7的層疊的的半導(dǎo)體封裝，其特征在于，階梯部分形成在腔體的側(cè)壁上。
9．如權(quán)利要求7的層疊的的半導(dǎo)體封裝，其特征在于，每根導(dǎo)線的一端露在階梯部分的上表面，而每根導(dǎo)線的另一端則延伸到每個通孔。
10．一種層疊的的半導(dǎo)體封裝的制作方法，包括如下步驟制備其內(nèi)部有多根已構(gòu)圖的導(dǎo)線的非導(dǎo)電的基板主體；在基板主體的中心上部形成階梯部分；形成垂直通過基板主體邊緣的多個通孔；將半導(dǎo)體芯片安裝在腔體的下表面；用導(dǎo)線將半導(dǎo)體芯片和導(dǎo)線電連接；在腔體內(nèi)填充模制化合物，并模制半導(dǎo)體芯片和導(dǎo)線。
11．如權(quán)利要求10的層疊的的半導(dǎo)體的制作方法，其特征在于，每根導(dǎo)線的一端露在階梯部分的上表面，而每根導(dǎo)線的另一端則延伸到每個通孔。
12．如權(quán)利要求10的層疊的的半導(dǎo)體封裝的制作方法，還包括金屬材料填充步驟，將導(dǎo)電金屬材料填入每個通孔。
13．如權(quán)利要求12的層疊的的半導(dǎo)體封裝的制作方法，還包括端子安裝步驟，將導(dǎo)電外部端子安裝到基板主體上下表面上，用于與導(dǎo)電金屬材料電連接。
14．如權(quán)利要求13的層疊的的半導(dǎo)體封裝的制作方法，其特征在于，所說外部端子是焊料制成的。
15．如權(quán)利要求12的層疊的的半導(dǎo)體封裝的制作方法，其特征在于，所說的金屬材料填充步驟要分步進(jìn)行以下步驟，先是將焊料棒填入通孔，而后回流和硬化焊料棒。
16．一種層疊的的半導(dǎo)體封裝組件的制作方法，包括如下步驟制備其內(nèi)部有多根已構(gòu)圖的導(dǎo)線的非導(dǎo)電的基板主體；在基板主體的中心上部形成階梯；在腔體附近形成多個通孔垂直通過基板主體；將半導(dǎo)體芯片安裝在腔體的下表面；用導(dǎo)線將半導(dǎo)體芯片和導(dǎo)線電連接，并且在腔體填充模制化合物，以模制半導(dǎo)體芯片和導(dǎo)線；制備層疊的的半導(dǎo)體封裝；對準(zhǔn)層疊的半導(dǎo)體封裝的通孔，并堆疊層疊的半導(dǎo)體封裝；將導(dǎo)電金屬材料分別填入對準(zhǔn)的通孔；將導(dǎo)電外部端子貼在最上層半導(dǎo)體封裝的上表面和最下層半導(dǎo)體封裝的下表面，用于與導(dǎo)電金屬材料電連接。
17．如權(quán)利要求16的層疊的的半導(dǎo)體封裝組件的制作方法，其特征在于，所說金屬材料填充步驟包括將焊料棒分別填入對準(zhǔn)的通孔，然后回流和硬化焊料棒。
全文摘要
半導(dǎo)體基板和層疊的半導(dǎo)體封裝及其制作方法,可以在有限的面積內(nèi)實(shí)現(xiàn)高集成度的半導(dǎo)體組件。半導(dǎo)體基板包括:非導(dǎo)電的基板主體,其內(nèi)部有多根已構(gòu)圖的導(dǎo)線;在基板主體的中心上部形成的腔體;垂直通過基板主體邊緣部分的多個通孔。
文檔編號H01L23/52GK1211821SQ9810071
公開日1999年3月24日 申請日期1998年3月6日 優(yōu)先權(quán)日1997年9月12日
發(fā)明者金朝漢, 金振圣 申請人:Lg半導(dǎo)體株式會社