專利名稱：半導(dǎo)體裝置的制造方法和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別是涉及應(yīng)用于半導(dǎo)體存儲(chǔ)器等效果好的制造方法。
更詳細(xì)地說(shuō)，本發(fā)明涉及在半導(dǎo)體裝置的有源區(qū)上使用以自對(duì)準(zhǔn)的方式形成接觸孔的自對(duì)準(zhǔn)接觸點(diǎn)(SACSelf Aligned Contact)技術(shù)的半導(dǎo)體裝置的結(jié)構(gòu)和制造方法，可得到不會(huì)導(dǎo)致數(shù)據(jù)保存特性變壞的DRAM器件。
以下，以設(shè)計(jì)規(guī)則為約0.3微米的DRAM的制造方法為例，說(shuō)明使用SAC技術(shù)的現(xiàn)有的半導(dǎo)體裝置的制造方法。圖21～圖40是用于說(shuō)明現(xiàn)有的DRAM的制造方法及其結(jié)構(gòu)的剖面圖。
首先參照?qǐng)D21說(shuō)明制造方法，在硅半導(dǎo)體襯底1的整個(gè)面上用熱氧化法形成了約100埃的氧化硅膜2后，用CVD法淀積約500埃的氮化硅膜3。其次，通過(guò)光刻技術(shù)只在制造元件的區(qū)域中留下氮化硅膜3。
其次，參照?qǐng)D22，在氮化膜3之間用熱氧化法有選擇地形成約3000埃的熱氧化膜4作為元件分離氧化膜，然后除去氮化膜3，形成元件形成區(qū)。圖中，左半部分是存儲(chǔ)單元部分A，右半部分是外圍電路部分B。
用熱氧化法形成作為晶體管的柵氧化膜的約90埃的熱氧化膜5。其后，用CVD法各淀積約500埃的多晶硅6和硅化鎢(WSi2)7，該多晶硅6用磷(P)摻雜到5×1020個(gè)/cm3，形成二層膜8(以下，根據(jù)需要簡(jiǎn)稱為“多晶硅硅化物(polycide)”)。
接著用CVD法淀積約1000埃的氮化硅膜27。該氮化硅膜27起到多晶硅硅化物柵形成時(shí)的刻蝕掩模和SAC開(kāi)孔時(shí)的刻蝕中止層的作用。再有，在圖22以后，省略半導(dǎo)體襯底1的符號(hào)的表示。
參照?qǐng)D23，利用光刻和氮化膜各向異性刻蝕技術(shù)，只在所希望的部分留下氮化膜27，再將氮化膜27作為掩模對(duì)多晶硅硅化物8進(jìn)行各向異性刻蝕，形成柵長(zhǎng)約為0.3微米的柵電極8。此時(shí)，多晶硅硅化物的刻蝕在柵氧化膜5上中止。
接著，利用離子注入技術(shù)，對(duì)于柵電極8和元件分離氧化膜4以自對(duì)準(zhǔn)的方式以1×1013個(gè)/cm2的劑量注入磷離子，形成MOS晶體管的濃度較低的源/漏區(qū)，即所謂n-源/漏區(qū)10a、10b、10c、10d。在圖中，在源/漏區(qū)10a上在以后的工序中經(jīng)接觸孔連接位線，在源/漏區(qū)10b上在以后的工序中經(jīng)另外的接觸孔連接電容器的下部電極。
參照?qǐng)D24，用CVD法淀積約800埃的氮化硅膜11。該氮化膜11起到具有LDD結(jié)構(gòu)的晶體管的側(cè)壁的作用。
參照?qǐng)D25，利用各向異性氮化膜刻蝕技術(shù)，在柵電極8的側(cè)壁上形成氮化膜的側(cè)壁11a。此時(shí)，側(cè)壁寬度W1約為800埃。此時(shí)，薄的柵氧化膜5不再成為氮化膜刻蝕的中止層，通過(guò)過(guò)刻蝕容易地除去該柵氧化膜5，露出源/漏區(qū)10a、10b。
參照?qǐng)D26，利用光刻技術(shù)，用抗蝕劑12覆蓋存儲(chǔ)單元部分A，利用離子注入技術(shù)對(duì)于柵電極8、元件分離氧化膜4和氮化膜側(cè)壁11a，以自對(duì)準(zhǔn)的方式以5×1015個(gè)/cm2的劑量注入砷離子，形成MOS晶體管的濃度較高的源/漏區(qū)，即所謂n+源/漏區(qū)13。
此時(shí)用抗蝕劑12覆蓋存儲(chǔ)單元部分A，使之不形成n+源/漏區(qū)。在存儲(chǔ)單元部分A上若形成n+源/漏區(qū)，則結(jié)的漏泄電流增加，數(shù)據(jù)保存特性變壞，所以，在存儲(chǔ)單元部分上只形成濃度較低的n-源/漏區(qū)。
參照?qǐng)D27，除去存儲(chǔ)單元部分A處的抗蝕劑12，用CVD法淀積約4000埃的含有硼或磷的氧化膜(以下簡(jiǎn)稱BPSG)，形成層間絕緣膜14。
此時(shí)，使用TEOS氧化膜等特別是不含有硼或磷的氧化膜是不適當(dāng)?shù)摹＿@是因?yàn)?，不含有硼或磷的氧化膜在SAC開(kāi)孔時(shí)，與刻蝕中止層的氮化膜的選擇比小。
參照?qǐng)D28，在氮的氣氛中進(jìn)行約850℃、20分鐘的熱處理，使BPSG受熱下陷，從而使層間絕緣膜14變得平坦。此時(shí)，在柵電極8之間形成SAC部分的氧化膜14的厚度t1約為6000埃。
參照?qǐng)D29，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，在存儲(chǔ)單元A的源/漏10a上和外圍電路部分B的源/漏10c上形成用于連接位線和有源區(qū)的直徑約為0.3微米的位線接觸孔15。此時(shí)若使過(guò)刻蝕量為30％，對(duì)相當(dāng)于9000埃的BPSG進(jìn)行刻蝕，則由于氮化膜的刻蝕速度約為BPSG的1/20，故將存儲(chǔ)單元部分的源/漏10a上的氮化膜27刻蝕掉約250埃的厚度t2。
參照?qǐng)D30，與柵電極8相同，在用CVD法淀積由摻磷的多晶硅16和硅化鎢(WSi2)17構(gòu)成的多晶硅硅化物18并填埋位線接觸孔后，利用光刻和各向異性干法刻蝕技術(shù)形成所希望的圖形。該多晶硅硅化物布線18的線寬度W2約為0.3～0.5微米，它成為DRAM的位線，分別經(jīng)位線接觸孔15連接到源/漏10a、10c。
參照?qǐng)D31，用CVD法淀積約3000埃的氧化硅膜，形成層間絕緣膜19。
參照?qǐng)D32，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，在存儲(chǔ)單元A的源/漏10b上形成直徑約為0.3微米的存儲(chǔ)節(jié)點(diǎn)接觸孔20。這是用于連接電容器下部電極(以下稱為存儲(chǔ)節(jié)點(diǎn))與有源區(qū)10b的接觸孔。
參照?qǐng)D33，在用CVD法淀積厚度約為7000埃的磷摻雜濃度約為5×1020個(gè)/cm3的多晶硅后，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，只在所希望的部分留下磷摻雜的多晶硅，形成存儲(chǔ)節(jié)點(diǎn)21。為了增大存儲(chǔ)節(jié)點(diǎn)21的表面積，使存儲(chǔ)節(jié)點(diǎn)21之間的間隔W3盡可能地窄，為0.25微米。此外，存儲(chǔ)節(jié)點(diǎn)21經(jīng)存儲(chǔ)節(jié)點(diǎn)接觸孔20連接到n-源/漏10b上。
參照?qǐng)D34，用CVD法分別以厚度60埃/1000埃連續(xù)地淀積成為電容器介質(zhì)膜的氮化膜22和成為電容器上部電極(以下稱為單元板)23的磷摻雜濃度約為5×1020個(gè)/cm3的多晶硅。利用光刻和各向異性氧化膜干法刻蝕技術(shù)，除去存儲(chǔ)單元A以外的磷摻雜的多晶硅23，形成單元板23，從而制成電容器。
參照?qǐng)D35，用CVD法淀積約5000埃的BPSG，形成層間絕緣膜24。
參照?qǐng)D36，與層間絕緣膜14相同，在氮的氣氛中進(jìn)行約850℃、30分鐘的熱處理，使層間絕緣膜24的表面形狀變得平滑。
參照?qǐng)D37，利用光刻和各向異性干法刻蝕技術(shù)，在外圍電路部分B的源/漏10d上和外圍電路B上形成的位線18上分別形成直徑約為0.3～0.4微米的接觸孔25a。此時(shí)，因柵電極8上存在氮化膜27，故氧化膜的刻蝕在氮化膜27上中止，所以不能同時(shí)形成至外圍電路部分B的柵電極8的接觸點(diǎn)。
參照?qǐng)D38，在外圍電路部分B的柵電極8上形成接觸孔25b。這里，利用各向異性氧化膜干法刻蝕技術(shù)，一次就開(kāi)孔到氮化膜27上。
參照?qǐng)D39，接著從柵接觸孔25b開(kāi)始進(jìn)行氮化膜的刻蝕，在氮化膜27上設(shè)置開(kāi)孔，露出柵電極8的上表面。
參照?qǐng)D40，用濺射法淀積約5000埃的鋁26并填埋接觸孔25a、25b后，利用光刻和各向異性干法刻蝕技術(shù)，留下所要的部分，形成線寬度約為0.4微米的鋁布線26。
以上是使用SAC技術(shù)的現(xiàn)有的DRAM的制造方法。在該方法中，在圖25的形成氮化膜側(cè)壁11a的各向異性刻蝕的工序中，在存儲(chǔ)單元部分A內(nèi)形成存儲(chǔ)節(jié)點(diǎn)接觸孔20，與存儲(chǔ)節(jié)點(diǎn)21進(jìn)行接觸的源/漏區(qū)10b因刻蝕而受到損傷，使數(shù)據(jù)保存特性顯著變壞。
此外，在外圍電路部分B中，由于在柵電極8上存在氮化硅膜27，故接觸孔的形成需要二個(gè)工序，即在源/漏區(qū)10d和位線18上形成接觸孔25a的工序和在柵電極8上設(shè)置接觸孔25b的工序。
本發(fā)明是打算提供一種采用SAC技術(shù)的半導(dǎo)體裝置及其制造方法，該裝置和方法能克服現(xiàn)有技術(shù)的缺點(diǎn)，不會(huì)導(dǎo)致數(shù)據(jù)保存特性的變壞，而且可減少工序數(shù)目。
本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于包括下述工序在硅半導(dǎo)體襯底的主表面上形成第1絕緣膜的工序；在該第1絕緣膜上形成第1導(dǎo)電層的工序；在該第1導(dǎo)電層上形成氧化硅膜的工序；對(duì)上述氧化硅膜和上述第1導(dǎo)電層進(jìn)行圖形刻蝕，以便在上表面形成具有氧化膜的多個(gè)柵電極的工序；在上述柵電極之間的上述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)的工序；在包含上述第1絕緣膜和上述柵電極的上述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜的工序；在該氮化硅膜上形成第2絕緣膜的工序；在上述多個(gè)柵電極之中所選擇的相鄰的柵電極之間在上述第2絕緣膜中設(shè)置開(kāi)孔的工序；在上述相鄰的柵電極的各個(gè)側(cè)面的氮化硅膜之間從上述開(kāi)孔起在上述第1絕緣膜上的氮化硅膜和上述第1絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)上述半導(dǎo)體襯底的上述有源區(qū)的接觸點(diǎn)的工序。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于包括下述工序在硅半導(dǎo)體襯底的主表面上形成第1絕緣膜的工序；在該第1絕緣膜上形成第1導(dǎo)電膜的工序；在該第1導(dǎo)電膜上形成氧化硅膜的工序；對(duì)上述氧化硅膜和上述第1導(dǎo)電膜進(jìn)行圖形刻蝕，以便在上表面形成具有氧化硅膜的多個(gè)柵電極的工序；在上述柵電極之間的上述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)的工序；在包含上述第1絕緣膜和上述柵電極的上述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜的工序；對(duì)上述氮化硅膜進(jìn)行各向異性的刻蝕，在上述柵電極的側(cè)面形成氮化硅膜的側(cè)壁的工序；在包含上述柵電極的上述氧化硅膜和氮化硅膜側(cè)壁的上述半導(dǎo)體襯底的整個(gè)表面上形成第2絕緣膜的工序；在上述柵電極上在上述第2絕緣膜和上述氧化硅膜中設(shè)置開(kāi)孔，形成到達(dá)上述柵電極的接觸點(diǎn)，同時(shí)，在上述半導(dǎo)體襯底的有源區(qū)上在上述第2絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)上述有源區(qū)的接觸點(diǎn)的工序。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于包括下述工序在包含存儲(chǔ)單元形成部分和外圍電路形成部分的硅半導(dǎo)體襯底的主表面上形成第1絕緣膜的工序；在該第1絕緣膜上形成第1導(dǎo)電層的工序；在該第1導(dǎo)電層上形成氧化硅膜的工序；對(duì)上述氧化硅膜和上述第1導(dǎo)電層進(jìn)行圖形刻蝕，以便在上表面形成具有氧化硅膜的多個(gè)柵電極的工序；在上述柵電極之間的上述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)的工序；在包含上述第1絕緣膜和上述柵電極的上述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜的工序；在上述半導(dǎo)體襯底的外圍電路形成部分中對(duì)上述氮化硅膜進(jìn)行各向異性的刻蝕，在上述柵電極的側(cè)面形成氮化硅膜的側(cè)壁的工序；在包含上述存儲(chǔ)單元形成部分中的上述氮化硅膜和上述外圍電路形成部分的上述柵電極的上述氧化硅膜和氮化硅膜側(cè)壁的上述半導(dǎo)體襯底的整個(gè)表面上同時(shí)形成第2絕緣膜的工序；在上述存儲(chǔ)單元形成部分中，在上述多個(gè)柵電極之中所選擇的每一對(duì)柵電極之間在上述第2絕緣膜中設(shè)置開(kāi)孔的工序；在上述存儲(chǔ)單元形成部分中，從上述開(kāi)孔起在上述氮化硅膜和上述第1絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)上述半導(dǎo)體襯底的上述有源區(qū)的接觸點(diǎn)的工序；在上述外圍電路部分中，在上述柵電極上在上述第2絕緣膜和上述氧化硅膜中設(shè)置開(kāi)孔，形成到達(dá)上述柵電極的接觸點(diǎn)，同時(shí)，在上述半導(dǎo)體襯底的有源區(qū)上在上述第2絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)上述有源區(qū)的接觸點(diǎn)的工序。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于用氧化硅膜形成上述第2絕緣膜。
此外，本發(fā)明的半導(dǎo)體裝置的制造方法的特征在于用氧化硅膜形成上述第1絕緣膜。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于包括在半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；上述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；為了覆蓋該氧化硅膜和上述第1導(dǎo)電膜的側(cè)面在上述半導(dǎo)體襯底的整個(gè)表面上形成的氮化硅膜；在該氮化硅膜上形成的第2絕緣膜；在相鄰的上述柵電極之間，在各柵電極的側(cè)面的氮化硅膜之間貫通上述第2絕緣膜、上述第1絕緣膜上的氮化硅膜和上述第1絕緣膜到達(dá)上述有源區(qū)的接觸點(diǎn)。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于包括在半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；上述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；在上述第1導(dǎo)電膜的側(cè)面形成的氮化硅膜；為了覆蓋上述氧化硅膜和氮化硅膜在上述半導(dǎo)體襯底的整個(gè)表面上形成的第2絕緣膜；在上述柵電極上貫通上述第2絕緣膜和上述氧化硅膜到達(dá)上述柵電極的接觸點(diǎn)；在上述有源區(qū)上貫通上述第2絕緣膜和上述第1絕緣膜到達(dá)上述有源區(qū)的接觸點(diǎn)。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于包括在具有存儲(chǔ)單元部分和外圍電路部分的半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；上述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；還包括在上述存儲(chǔ)單元部分中，為了覆蓋上述氧化硅膜和上述第1導(dǎo)電膜的側(cè)面而在上述半導(dǎo)體襯底的整個(gè)面上形成的氮化硅膜；在該氮化硅膜上形成的第2絕緣膜；在相鄰的上述柵電極之間，在各柵電極的側(cè)面的氮化硅膜之間貫通上述第2絕緣膜、上述第1絕緣膜上的氮化硅膜和上述第1絕緣膜而到達(dá)上述有源區(qū)的接觸點(diǎn)；而且包括在上述外圍電路部分中，在上述第1導(dǎo)電膜的側(cè)面形成的氮化硅膜；為了覆蓋上述氧化硅膜和氮化硅膜而在上述半導(dǎo)體襯底的整個(gè)表面上形成的第2絕緣膜；在上述柵電極上貫通上述第2絕緣膜和上述氧化硅膜到達(dá)上述柵電極的接觸點(diǎn)；在上述有源區(qū)上貫通上述第2絕緣膜和上述第1絕緣膜到達(dá)上述有源區(qū)的接觸點(diǎn)。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于形成上述有源區(qū)作為MOS晶體管的源/漏。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于形成上述存儲(chǔ)單元部分中的上述接觸點(diǎn)作為與存儲(chǔ)單元的位線的接觸點(diǎn)或與存儲(chǔ)節(jié)點(diǎn)的接觸點(diǎn)。
此外，本發(fā)明的半導(dǎo)體裝置的特征在于利用上述半導(dǎo)體裝置的制造方法來(lái)制造。


圖1是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖2是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖3是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖4是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖5是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖6是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖7是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖8是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖9是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖10是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖11是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖12是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖13是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖14是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖15是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖16是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖17是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖18是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖19是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖20是表示實(shí)施例1的DRAM的制造方法的剖面圖。
圖21是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖22是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖23是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖24是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖25是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖26是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖27是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖28是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖29是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖30是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖31是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖32是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖33是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖34是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖35是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖36是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖37是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖38是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖39是表示現(xiàn)有的DRAM的制造方法的剖面圖。
圖40是表示現(xiàn)有的DRAM的制造方法的剖面圖。
實(shí)施例1以下，以設(shè)計(jì)規(guī)則為約0.3微米的DRAM的制造方法和用該制造方法制造的DRAM為例，說(shuō)明本發(fā)明的實(shí)施例1的半導(dǎo)體裝置及其制造方法。圖1～圖20是用于說(shuō)明本實(shí)施例的DRAM的制造方法及其結(jié)構(gòu)的剖面圖。
首先從制造方法開(kāi)始進(jìn)行說(shuō)明。首先參照?qǐng)D1，在硅半導(dǎo)體襯底1的整個(gè)面上用熱氧化法形成約100埃的氧化硅膜2。其次，用CVD法淀積約500埃的氮化硅膜3。
參照?qǐng)D2，用光刻技術(shù)，只在制造作為存儲(chǔ)單元部分或外圍電路部分的各元件的區(qū)域中留下氮化硅膜3。
參照?qǐng)D3，用熱氧化法有選擇地形成約3000埃的熱氧化膜作為元件分離氧化膜4后，除去氮化膜3，形成存儲(chǔ)單元部分和外圍電路部分的元件形成區(qū)。圖中，將左半部分作為存儲(chǔ)單元部分A，將右半部分作為外圍電路部分B。
參照?qǐng)D4，用熱氧化法形成作為晶體管的柵氧化膜的約90埃的熱氧化膜5(第1絕緣膜)。其后，用CVD法各淀積約500埃的多晶硅6和硅化鎢(WSi2)7，該多晶硅6用磷(P)摻雜到約5×1020個(gè)/cm3，形成所謂的多晶硅硅化物的二層膜8(第1導(dǎo)電膜)(以下，根據(jù)需要簡(jiǎn)稱為“多晶硅硅化物”)。再用CVD法淀積約1000埃的氧化硅膜9。再有，在圖4以后，為簡(jiǎn)化起見(jiàn)，省略半導(dǎo)體襯底1的符號(hào)的表示。
參照?qǐng)D5，利用光刻和氧化膜各向異性刻蝕技術(shù)，只在所要的部分留下氧化硅膜9，再將氧化膜9作為掩模對(duì)多晶硅硅化物8進(jìn)行各向異性刻蝕，形成柵長(zhǎng)約為0.3微米的柵電極8。此時(shí)，多晶硅硅化物的刻蝕在柵氧化膜5上中止。
接著，利用離子注入技術(shù)，對(duì)于柵電極8和元件分離氧化膜4以自對(duì)準(zhǔn)的方式以約1×1013個(gè)/cm2的劑量注入磷離子，形成成為有源區(qū)的MOS晶體管的濃度較低的源/漏區(qū)，即所謂n-源/漏區(qū)10a、10b、10c、10d。在圖中，在源/漏區(qū)10a上在以后的工序中經(jīng)接觸孔連接位線，在源/漏區(qū)10b上在以后的工序中經(jīng)另外的接觸孔連接電容器的下部電極。
參照?qǐng)D6，用CVD法淀積約800埃的氮化硅膜11。該氮化膜11起到具有LDD結(jié)構(gòu)的MOS晶體管的側(cè)壁的作用。
參照?qǐng)D7，利用光刻技術(shù)，用抗蝕劑12覆蓋存儲(chǔ)單元部分A，利用各向異性氮化膜刻蝕技術(shù)在外圍電路部分B的晶體管的柵電極8的側(cè)壁上形成厚度W1約800埃的氮化膜側(cè)壁11a。
接著，在外圍電路部分B中，利用離子注入技術(shù)對(duì)柵電極8、元件分離氧化膜4和氮化膜側(cè)壁11a，以自對(duì)準(zhǔn)的方式以約5×1015個(gè)/cm2的劑量注入砷離子，形成作為有源區(qū)的MOS晶體管的濃度較高的源/漏區(qū)，即所謂n+源/漏區(qū)13。
再有，在存儲(chǔ)單元部分A上若形成n+源/漏區(qū)，則結(jié)的漏泄電流增加，數(shù)據(jù)保存特性變壞，所以，在存儲(chǔ)單元部分上不形成濃度較高的源/漏區(qū)，只形成濃度較低的n-源/漏區(qū)。
參照?qǐng)D8，除去存儲(chǔ)單元部分A的抗蝕劑12，在整個(gè)面上用CVD法淀積約4000埃的含有硼或磷的氧化膜(以下根據(jù)需要簡(jiǎn)稱為BPSG)，形成層間絕緣膜14(第2絕緣膜)。
此時(shí)，不使用TEOS氧化膜等特別是不含有硼或磷的氧化膜。這是因?yàn)椋缓信鸹蛄椎难趸ぴ赟AC開(kāi)孔時(shí)，與刻蝕中止層的氮化膜的選擇比小，故不是所希望的。
參照?qǐng)D9，在氮的氣氛中進(jìn)行約850℃、20分鐘的熱處理，使BPSG受熱下陷，從而使層間絕緣膜14變得平坦。此時(shí)，在柵電極8之間形成SAC部分的氧化膜14的厚度t1約為6000埃。
參照?qǐng)D10，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，在存儲(chǔ)單元A中的相鄰的柵電極8之間而且在源/漏10a上和外圍電路部分B的源/漏10c上對(duì)氧化膜14進(jìn)行開(kāi)孔，形成直徑約為0.3微米的位線接觸孔15。此時(shí)存儲(chǔ)單元部分A的源/漏10a上的刻蝕在氮化硅膜11上中止。以氧化膜14的過(guò)刻蝕量為30％，若對(duì)相當(dāng)于9000埃的BPSG進(jìn)行刻蝕，則由于氮化膜11的刻蝕速度約為BPSG的1/20，故將氮化膜11刻蝕掉約250埃的厚度t2。
參照?qǐng)D11，利用各向異性氮化膜刻蝕技術(shù)，對(duì)存儲(chǔ)單元部分A的源/漏10a上的而且在位線接觸孔15內(nèi)部的柵氧化膜5上的氮化膜11和柵氧化膜5進(jìn)行刻蝕，露出源/漏區(qū)10a。
參照?qǐng)D12，與柵電極8相同，用CVD法各淀積約500埃的多晶硅16和硅化鎢(WSi2)17，該多晶硅16用磷摻雜到約5×1020個(gè)/cm3，形成二層膜18(多晶硅硅化物)。其后，利用光刻和各向異性干法刻蝕技術(shù)形成所要的圖形。該多晶硅硅化物布線18的線寬度W2約為0.3～0.5微米，它成為DRAM的位線，分別經(jīng)位線接觸孔15連接到源/漏10a、10c。
參照?qǐng)D13，用CVD法淀積約3000埃的氧化硅膜，形成層間絕緣膜19。
參照?qǐng)D14，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，在存儲(chǔ)單元A中的相鄰的柵電極8之間而且在源/漏10b上對(duì)氧化膜19和14進(jìn)行開(kāi)孔，接著利用各向異性氧化膜干法刻蝕技術(shù)，從該開(kāi)孔起對(duì)氧化膜5上的氮化膜11和氧化膜5進(jìn)行開(kāi)孔，在源/漏10b上形成直徑約為0.3微米的存儲(chǔ)節(jié)點(diǎn)接觸孔20。這是用于連接存儲(chǔ)節(jié)點(diǎn)與有源區(qū)10b的接觸孔。
再有，如圖14所示，存儲(chǔ)節(jié)點(diǎn)接觸孔20不接觸其兩側(cè)的柵極8的側(cè)面的氮化膜11。但是，在兩側(cè)的柵極8的間隔小時(shí)，與圖10中的位線接觸孔15的形成相同，通過(guò)覆蓋兩側(cè)的柵極8的氮化膜11形成SAC。
參照?qǐng)D15，在用CVD法淀積厚度約為7000埃的磷摻雜濃度約為5×1020個(gè)/cm3的多晶硅并填埋存儲(chǔ)節(jié)點(diǎn)接觸孔20后，利用光刻和各向異性干法刻蝕技術(shù)，只在所要的部分留下磷摻雜的多晶硅，形成存儲(chǔ)節(jié)點(diǎn)21。為了增大存儲(chǔ)節(jié)點(diǎn)21的表面積，使存儲(chǔ)節(jié)點(diǎn)21之間的間隔W3盡可能地窄，為0.25微米。此外，存儲(chǔ)節(jié)點(diǎn)21分別經(jīng)存儲(chǔ)節(jié)點(diǎn)接觸孔20連接到存儲(chǔ)單元部分A的濃度較低的n-源/漏10b上。
參照?qǐng)D16，用CVD法分別以厚度60埃/1000埃連續(xù)地淀積成為電容器介質(zhì)膜的氮化膜22和成為電容器上部電極(以下稱為單元板)23的磷摻雜濃度約為5×1020個(gè)/cm3的摻磷多晶硅。利用光刻和各向異性氧化膜干法刻蝕技術(shù)，除去存儲(chǔ)單元A以外的磷摻雜的多晶硅23，形成單元板23，從而制成電容器。
參照?qǐng)D17，用CVD法淀積約5000埃的BPSG，形成層間絕緣膜24。
參照?qǐng)D18，與層間絕緣膜14相同，在氮的氣氛中進(jìn)行約850℃、30分鐘的熱處理，使層間絕緣膜24的表面形狀變得平滑。
參照?qǐng)D19，在外圍電路部分B中，利用光刻和各向異性氧化膜干法刻蝕技術(shù)，在源/漏10d上、柵電極8上和位線18上分別形成直徑約為0.3～0.4微米的接觸孔25。此時(shí)，柵電極8上存在氧化膜9，由于層間絕緣膜全部是氧化硅膜9、14、19、24，故可同時(shí)對(duì)全部接觸孔25進(jìn)行開(kāi)孔。
參照?qǐng)D20，用濺射法淀積約5000埃的鋁26并填埋接觸孔25后，利用光刻和各向異性干法刻蝕技術(shù)，留下所要的部分，形成線寬度約為0.4～0.5微米的鋁布線26。
如以上所述，如采用本實(shí)施例，存儲(chǔ)單元部分A的源/漏區(qū)10b在圖14的工序中，直到形成存儲(chǔ)節(jié)點(diǎn)接觸孔為止用氮化膜11進(jìn)行保護(hù)，在此之前的階段中不會(huì)因刻蝕受到損傷，故不會(huì)導(dǎo)致數(shù)據(jù)保存特性的變壞。此外，在外圍電路部分中，在柵電極8上沒(méi)有氮化膜，故如圖19所示，可一次形成接觸孔25。
從以上的說(shuō)明可看得很清楚，參照?qǐng)D20對(duì)本發(fā)明的實(shí)施例的DRAM的結(jié)構(gòu)歸納如下。
該DRAM具有存儲(chǔ)單元部分A和外圍電路部分B，這兩部分被半導(dǎo)體襯底1的主表面的分離氧化膜4隔開(kāi)。在半導(dǎo)體襯底1的主表面上為了形成MOS晶體管而形成多個(gè)濃度較低的有源區(qū)10a、10b、10c、10d(源/漏區(qū))。此外，在外圍電路部分B上，在濃度較低的有源區(qū)10c、10d的下側(cè)形成濃度較高的有源區(qū)13(源/漏區(qū))。這些有源區(qū)之中每一對(duì)有源區(qū)10a和10b之間，10c和10d之間等形成柵絕緣膜5(第1絕緣膜)。此外，在該絕緣膜5上形成由摻磷多晶硅6和硅化鎢7構(gòu)成的二層膜(多晶硅硅化物)的柵電極8(第1導(dǎo)電膜)，在該柵電極8上形成氧化硅膜9。
再者，在存儲(chǔ)單元部分A中，在半導(dǎo)體襯底的整個(gè)面上形成氮化硅膜11，以便覆蓋氧化硅膜9和柵電極8的側(cè)面。再者，在該氮化硅膜11上形成層間氧化硅膜14(第2絕緣膜)。
此外，在有源區(qū)10a上，在相鄰的柵電極8之間，在各柵電極8的側(cè)面的氮化硅膜11之間，貫通層間氧化硅膜14、柵絕緣膜5上的氮化硅膜11和上述柵絕緣膜5，形成到達(dá)有源區(qū)10a的接觸點(diǎn)(與位線18的接觸點(diǎn))。
此外，在有源區(qū)10b上，在相鄰的柵電極8之間，在各柵電極8的側(cè)面的氮化硅膜11之間，貫通層間氧化硅膜14、柵絕緣膜5上的氮化硅膜11和柵絕緣膜5，形成到達(dá)有源區(qū)10b的接觸點(diǎn)(與存儲(chǔ)節(jié)點(diǎn)21的接觸點(diǎn))。
再者，在層間氧化膜14上形成位線18，在其上形成層間氧化硅膜19。再者，在層間氧化硅膜19上形成存儲(chǔ)節(jié)點(diǎn)21，以?shī)A住電介質(zhì)膜22的方式形成單元板23，從而構(gòu)成電容器。在單元板23上形成層間氧化硅膜24，再在其上配置鋁布線26。
另一方面，在外圍電路部分B中，在柵電極8(第1導(dǎo)電膜)的側(cè)面形成側(cè)壁形狀的氮化硅膜11a。然后，在半導(dǎo)體襯底的整個(gè)面上形成氧化硅膜14(第2絕緣膜)，以便覆蓋氧化硅膜9和氮化硅膜11a。
此外，在柵電極8上，貫通層間氧化硅膜14和氧化硅膜9形成到達(dá)柵電極8的柵接觸點(diǎn)。
此外，在有源區(qū)10d上貫通層間氧化硅膜14和柵絕緣膜5形成到達(dá)有源區(qū)10d的接觸點(diǎn)。
再者，在層間氧化膜14上形成位線18，通過(guò)該位線接觸點(diǎn)將其與有源區(qū)10c連接。
在位線18上形成層間氧化膜19，再在其上形成層間氧化膜24。對(duì)這些層間氧化膜24、19進(jìn)行開(kāi)孔，形成朝向位線18的由鋁布線26產(chǎn)生的接觸點(diǎn)。前面敘述的至有源區(qū)10d的接觸點(diǎn)和至柵極8的接觸點(diǎn)的任何一個(gè)都通過(guò)鋁布線26并經(jīng)過(guò)層間氧化膜24和19上開(kāi)的接觸孔進(jìn)行接觸。
由于本實(shí)施例的DRAM如上構(gòu)成，存儲(chǔ)單元部分A的源/漏區(qū)10b不會(huì)因刻蝕而受到損傷，故不會(huì)導(dǎo)致數(shù)據(jù)保存特性的變壞。此外，在外圍電路部分中，由于在柵電極8上沒(méi)有氮化膜，故可一次形成接觸孔25。
如上所述，如采用本發(fā)明，可得到具備不會(huì)因刻蝕而受到損傷的接觸點(diǎn)的半導(dǎo)體裝置的制造方法和用該方法制成的半導(dǎo)體裝置。因此，可防止半導(dǎo)體存儲(chǔ)器等中的數(shù)據(jù)保存特性的變壞。此外，可得到在不同的區(qū)域中同時(shí)形成多個(gè)接觸點(diǎn)的、工序縮短了的半導(dǎo)體裝置的制造方法和用該方法制成的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于包括下述工序在硅半導(dǎo)體襯底(1)的主表面上形成第1絕緣膜(5)的工序；在該第1絕緣膜(5)上形成第1導(dǎo)電層(8)的工序；在該第1導(dǎo)電層(8)上形成氧化硅膜(9)的工序；對(duì)所述氧化硅膜(9)和所述第1導(dǎo)電層(8)進(jìn)行圖形刻蝕，以便在上表面形成具有氧化膜(9)的多個(gè)柵電極(8)的工序；在所述柵電極(8)之間的所述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)(10a、10b)的工序；在包含所述第1絕緣膜(9)和所述柵電極(8)的所述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜(11)的工序；在該氮化硅膜(11)上形成第2絕緣膜(14)的工序；在所述多個(gè)柵電極(8)之中所選擇的相鄰的柵電極(8)之間在所述第2絕緣膜(14)中設(shè)置開(kāi)孔(15)的工序；在所述相鄰的柵電極(8)的各個(gè)側(cè)面的氮化硅膜(11a)之間從所述開(kāi)孔(15)起在所述第1絕緣膜(5)上的氮化硅膜(11)和所述第1絕緣膜(5)中設(shè)置開(kāi)孔，形成到達(dá)所述半導(dǎo)體襯底的所述有源區(qū)(10a)的接觸點(diǎn)的工序。
2.一種半導(dǎo)體裝置的制造方法，其特征在于包括下述工序在硅半導(dǎo)體襯底(1)的主表面上形成第1絕緣膜(5)的工序；在該第1絕緣膜(5)上形成第1導(dǎo)電膜(8)的工序；在該第1導(dǎo)電膜(8)上形成氧化硅膜(9)的工序；對(duì)所述氧化硅膜(9)和所述第1導(dǎo)電層(8)進(jìn)行圖形刻蝕，以便在上表面形成具有氧化硅膜(9)的多個(gè)柵電極(8)的工序；在所述柵電極(8)之間的所述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)(10c、10d)的工序；在包含所述第1絕緣膜(5)和所述柵電極(8)的所述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜(11)的工序；對(duì)所述氮化硅膜(11)進(jìn)行各向異性的刻蝕，在所述柵電極(8)的側(cè)面形成氮化硅膜的側(cè)壁(11a)的工序；在包含所述柵電極(8)的所述氧化硅膜(9)和氮化硅膜側(cè)壁(11a)的所述半導(dǎo)體襯底的整個(gè)表面上形成第2絕緣膜(14)的工序；在所述柵電極(8)上在所述第2絕緣膜(14)和所述氧化硅膜(9)中設(shè)置開(kāi)孔，形成到達(dá)所述柵電極(8)的接觸點(diǎn)，同時(shí)，在所述半導(dǎo)體襯底的有源區(qū)(10d)上在所述第2絕緣膜(14)中設(shè)置開(kāi)孔，形成到達(dá)所述有源區(qū)(10d)的接觸點(diǎn)的工序。
3.一種半導(dǎo)體裝置的制造方法，其特征在于包括下述工序在包含存儲(chǔ)單元形成部分和外圍電路形成部分的硅半導(dǎo)體襯底的主表面上形成第1絕緣膜的工序；在該第1絕緣膜上形成第1導(dǎo)電層的工序；在該第1導(dǎo)電層上形成氧化硅膜的工序；對(duì)所述氧化硅膜和所述第1導(dǎo)電層進(jìn)行圖形刻蝕，以便在上表面形成具有氧化硅膜的多個(gè)柵電極的工序；在所述柵電極之間的所述半導(dǎo)體襯底的主表面上導(dǎo)入雜質(zhì)，形成多個(gè)有源區(qū)的工序；在包含所述第1絕緣膜和所述柵電極的所述半導(dǎo)體襯底的整個(gè)表面上形成氮化硅膜的工序；在所述半導(dǎo)體襯底的外圍電路形成部分中對(duì)所述氮化硅膜進(jìn)行各向異性的刻蝕，在所述柵電極的側(cè)面形成氮化硅膜的側(cè)壁的工序；在包含所述存儲(chǔ)單元形成部分中的所述氮化硅膜和所述外圍電路形成部分的所述柵電極的所述氧化硅膜和氮化硅膜側(cè)壁的所述半導(dǎo)體襯底的整個(gè)表面上同時(shí)形成第2絕緣膜的工序；在所述存儲(chǔ)單元形成部分中，在所述多個(gè)柵電極之中所選擇的每一對(duì)柵電極之間在所述第2絕緣膜中設(shè)置開(kāi)孔(15、20)的工序；在所述存儲(chǔ)單元形成部分中，從所述開(kāi)孔起在所述氮化硅膜和所述第1絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)所述半導(dǎo)體襯底的所述有源區(qū)的接觸點(diǎn)的工序；在所述外圍電路部分中，在所述柵電極上在所述第2絕緣膜和所述氧化硅膜中設(shè)置開(kāi)孔，形成到達(dá)所述柵電極的接觸點(diǎn)，同時(shí)，在所述半導(dǎo)體襯底的有源區(qū)上在所述第2絕緣膜中設(shè)置開(kāi)孔，形成到達(dá)所述有源區(qū)的接觸點(diǎn)的工序。
4.根據(jù)權(quán)利要求1至3中的任意一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于用氧化硅膜形成所述第2絕緣膜(14)。
5.根據(jù)權(quán)利要求1至4中的任意一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于用氧化硅膜形成所述第1絕緣膜(5)。
6.一種半導(dǎo)體裝置，其特征在于包括在半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；所述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；對(duì)第1絕緣膜和第1導(dǎo)電膜進(jìn)行圖形刻蝕而形成的柵電極；為了覆蓋該氧化硅膜和所述第1導(dǎo)電膜的側(cè)面在所述半導(dǎo)體襯底的整個(gè)表面上形成的氮化硅膜；在該氮化硅膜上形成的第2絕緣膜；在相鄰的所述柵電極之間，在各柵電極的側(cè)面的氮化硅膜之間貫通所述第2絕緣膜、所述第1絕緣膜上的氮化硅膜和所述第1絕緣膜到達(dá)所述有源區(qū)的接觸點(diǎn)。
7.一種半導(dǎo)體裝置，其特征在于包括在半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；所述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；對(duì)第1絕緣膜和第1導(dǎo)電膜進(jìn)行圖形刻蝕而形成的柵電極；在所述第1導(dǎo)電膜的側(cè)面形成的氮化硅膜；為了覆蓋所述氧化硅膜和氮化硅膜在所述半導(dǎo)體襯底的整個(gè)表面上形成的第2絕緣膜；在所述柵電極上貫通所述第2絕緣膜和所述氧化硅膜到達(dá)所述柵電極的接觸點(diǎn)；在所述有源區(qū)上貫通所述第2絕緣膜和所述第1絕緣膜到達(dá)所述有源區(qū)的接觸點(diǎn)。
8.一種半導(dǎo)體裝置，其特征在于包括在具有存儲(chǔ)單元部分和外圍電路部分的半導(dǎo)體襯底的主表面上形成的多個(gè)有源區(qū)；所述多個(gè)有源區(qū)之中在每一對(duì)有源區(qū)之間形成的第1絕緣膜；在該第1絕緣膜上形成的第1導(dǎo)電膜；在該第1導(dǎo)電膜上形成的氧化硅膜；對(duì)第1絕緣膜和第1導(dǎo)電膜進(jìn)行圖形刻蝕而形成的柵電極；還包括在所述存儲(chǔ)單元部分中，為了覆蓋所述氧化硅膜和所述第1導(dǎo)電膜的側(cè)面而在所述半導(dǎo)體襯底的整個(gè)面上形成的氮化硅膜；在該氮化硅膜上形成的第2絕緣膜；在相鄰的所述柵電極之間，在各柵電極的側(cè)面的氮化硅膜之間貫通所述第2絕緣膜、所述第1絕緣膜上的氮化硅膜和所述第1絕緣膜而到達(dá)所述有源區(qū)的接觸點(diǎn)；而且包括在所述外圍電路部分中，在所述第1導(dǎo)電膜的側(cè)面形成的氮化硅膜；為了覆蓋所述氧化硅膜和氮化硅膜而在所述半導(dǎo)體襯底的整個(gè)表面上形成的第2絕緣膜；在所述柵電極上貫通所述第2絕緣膜和所述氧化硅膜到達(dá)所述柵電極的接觸點(diǎn)；在所述有源區(qū)上貫通所述第2絕緣膜和所述第1絕緣膜到達(dá)所述有源區(qū)的接觸點(diǎn)。
9.根據(jù)權(quán)利要求6至8中的任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于形成所述有源區(qū)作為MOS晶體管的源/漏。
10.根所權(quán)利要求6至9右的任意一項(xiàng)所述的半導(dǎo)體裝置，其特征在于形成所述存儲(chǔ)單元部分中的所述接觸點(diǎn)作為與存儲(chǔ)單元的位線的接觸點(diǎn)或與存儲(chǔ)節(jié)點(diǎn)的接觸點(diǎn)。
11.一種半導(dǎo)體裝置，其特征在于利用所述權(quán)利要求1至5所述的半導(dǎo)體裝置的制造方法來(lái)制造。
全文摘要
在半導(dǎo)體裝置特別是半導(dǎo)體存儲(chǔ)器的制造中,可不使數(shù)據(jù)保存特性變壞,而且可減少工序數(shù)目。在硅半導(dǎo)體襯底上形成柵氧化膜和柵電極,在該柵電極上形成氧化硅膜。其后,在整個(gè)面上用氮化膜覆蓋,再形成層間氧化膜。在相鄰的柵電極之間的源/漏區(qū)上利用使用氮化硅膜的SAC技術(shù)形成位線接觸點(diǎn)。此外,在其他的源/漏區(qū)上對(duì)氮化硅膜進(jìn)行開(kāi)孔,形成存儲(chǔ)節(jié)點(diǎn)接觸點(diǎn)。
文檔編號(hào)H01L21/768GK1192045SQ97119580
公開(kāi)日1998年9月2日 申請(qǐng)日期1997年9月25日 優(yōu)先權(quán)日1997年2月27日
發(fā)明者谷口浩二 申請(qǐng)人:三菱電機(jī)株式會(huì)社