專利名稱：具有倒裝的器件矩陣的電路結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路結(jié)構(gòu)，該電路具有倒裝在基板上的集成電路，基板上有金屬導(dǎo)體與集成電路相連。特別涉及具有多個器件、并且基板上的金屬導(dǎo)體提供器件間互連的那種集成電路。
由于GaAs集成電路相對較昂貴，因此通常將微波和毫米(mm)波電路制作成混合電路。要求使用GaAs的有源器件制造在GaAs芯片上，然后該GaAs芯片安裝在具有如硅、Al2O3、BeO和AlN等的不太昂貴的基片的母板上。
通過對應(yīng)每個有源器件制造單獨(dú)的集成電路或芯片制成具有多個有源器件的常規(guī)電路。電路金屬導(dǎo)體和無源器件印制在母板上，然后每個芯片安裝在母板上的指定地點(diǎn)。芯片上的集成電路可以很簡單，例如僅一個FET。也可以很復(fù)雜，引入多種器件可提供所有的功能，例如放大器的功能。
復(fù)雜的電路需要制備和安裝大量的這種芯片。單獨(dú)處理小芯片的綜合要求也趨于使制造工藝一定程度上成本增加。此外，當(dāng)芯片具有復(fù)雜的電路時，它的制造更昂貴，是由于與具有更簡單的等同芯片相比，它需要更大的GaAs基片，混合電路結(jié)構(gòu)的益處也不能全部實(shí)現(xiàn)。
因此需要一種構(gòu)造混合電路的方法，當(dāng)應(yīng)用于微波和毫米波電路時，混合電路結(jié)構(gòu)可使GaAs基片的尺寸最小化，并且易于制造，從而可以降低成本有效地制造。
本發(fā)明通過一種改進(jìn)的混合電路及其制造方法提供這些特點(diǎn)。芯片的結(jié)構(gòu)為具有多個電器件，每個電器件具有至少一個有控制端和兩個載流端的有源器件、至少兩個芯片引出端與每個有源器件相關(guān)，包括與控制端相關(guān)的第一芯片引出端和與一個載流端相關(guān)的第二芯片引出端。形成在基板上的電路，稱做整個混合電路的支路，具有對應(yīng)于每個芯片端的基底引出端以及基底引出端之間的互連。芯片倒裝到支路上，每個芯片引出端安裝到相關(guān)的基底引出端，以使電器件電互連。
芯片最好從含有器件的大陣列的晶片上切下。之后芯片含有相鄰的較小陣列器件，這些器件可以相同或不同。因此支路引出端也設(shè)置在對應(yīng)的陣列中，用于互連芯片引出端。
在一個優(yōu)選形式中，本發(fā)明提供一種連接多個基本上等同的有源器件的裝置，用于多功能(多種功能)和復(fù)合功能(一種功能的復(fù)合)操作的目的。這些器件安裝一個芯片上，之后該芯片倒裝在具有無源元件的母板上。如果這些無源器件制作在芯片上，那么昂貴的有源介質(zhì)的尺寸將增大，從而極大地增加了整個成本。這是由于有源區(qū)通常比無源區(qū)小得多。
使用本發(fā)明可制造許多不同種類的電路，例如放大器、振蕩器、檢測器、混頻器、以及其它使用多個相同或不同有源器件的其它電路，最好是使用單個有源器件矩陣的芯片。
作為特定的例子，根據(jù)本發(fā)明制成的推挽功率R.F.放大器包括具有分別的控制端(柵)和載流端(漏和源)的第一對有源器件，例如場效應(yīng)晶體管(FET)。每個有源器件的一個載流端連接到參考電勢，例如電路地或虛地。如變壓器或平衡-不平衡轉(zhuǎn)換器的輸入電磁耦合器具有輸入原邊導(dǎo)體，該導(dǎo)體電連接在成對有源器件的第一個的輸入端和控制端之間。輸入副邊導(dǎo)體電磁連接到輸入原邊導(dǎo)體，并電連接在成對有源器件的第二個的輸入?yún)⒖茧妱莺涂刂贫酥g。
輸出電磁耦合器具有電連接在第一有源器件的另一個載流端和輸出端之間的原邊導(dǎo)體。輸出第二導(dǎo)體電磁連接到輸出原邊導(dǎo)體，并電連接在第二有源器件的另一個載流端和輸出原邊導(dǎo)體的參考電勢之間。
因此，輸出端的信號為成對有源器件傳導(dǎo)的信號的組合。成對有源器件形成在具有分別連接到有源器件的引出端的單個芯片上，該芯片倒裝到變壓器或平衡-不平衡轉(zhuǎn)換器形成其上的基板的對應(yīng)端上。輸入和輸出變壓器或平衡-不平衡轉(zhuǎn)換器也可以作為開槽線或共平面波導(dǎo)形成在基板上。開槽線可以為U形，第一部分與第二部分相鄰地延伸，第一部分與沿第二部分傳輸?shù)男盘栯姶篷詈?。第一和第二部分由延伸到U形開槽線中的半島形導(dǎo)體限定。芯片相對于基板以一個有源器件的控制端倒裝在半島形導(dǎo)體上的方式安裝。一個實(shí)施例通過使用U形開槽線端部的圓形開口，將開槽線轉(zhuǎn)換成共平面波導(dǎo)。這些開口的功能相當(dāng)于開路，由此使延伸到U形開槽線中作為開端導(dǎo)體引線(leg)形成的分別的信號導(dǎo)體承載輸入信號。
因此顯然本發(fā)明提供一種可簡單和經(jīng)濟(jì)地構(gòu)成的電路。通過下面對優(yōu)選實(shí)施例的詳細(xì)介紹和附圖的圖示，本發(fā)明的這些和其它特征和優(yōu)點(diǎn)將很顯然。


圖1為制造本發(fā)明的電路使用的具有FET陣列的局部晶片簡化平面圖。
圖2為根據(jù)本發(fā)明使用圖1的陣列中的一組FET制成的推挽放大器電路的示意圖。
圖3為使用具有FET擴(kuò)展陣列的芯片的圖2的多級串聯(lián)連接電路的示意圖。
圖4為可在圖3的電路中使用的芯片的簡化平面圖。
圖5為使用微帶線導(dǎo)體的圖3的電路的第一實(shí)施例的平面圖。
圖6為可在本發(fā)明的第二實(shí)施例中使用的推挽放大器電路的示意圖。
圖7為使用開槽線的圖3的第二實(shí)施例的平面圖。
圖8為用于圖7的實(shí)施例的芯片陣列中FET的布局平面圖。
圖9為使用共平面波導(dǎo)的圖3的電路的第三實(shí)施例的平面圖。
圖10為圖9的電路的芯片F(xiàn)ET布局放大平面圖。
圖11為能進(jìn)行開槽線到雙共平面波導(dǎo)轉(zhuǎn)換的圖3電路的第四實(shí)施例的平面圖。
本發(fā)明的一個方面涉及 使用具有多個分別連接到形成在母板上的支路的有源器件的單個芯片。首先參考圖1，顯示為FET12的有源器件陣列10使用常規(guī)的技術(shù)形成在晶片14上。術(shù)語有源器件是指分立元件，例如晶體管，或任何相關(guān)的集成電路，例如放大器。
如線16和18等垂直和水平虛線圖示出將一組或多組FET與相鄰的FET劃分開的潛在的鋸或劃線道。每個FET包括柵或控制端20，源22和漏24。源和漏也稱做載流端。每個柵、源和漏連接到至少一個連接端，例如每個引出端26、28和30。
可以大量制備晶片14，由此可以使每個有源器件相對廉價。然后使用選擇的切割圖形將選擇的晶片分為有源器件的陣列，以使所得的芯片具有連接端對應(yīng)于母板上的連接端位置的有源器件。通過改變晶片的切割圖形，有源器件的不同陣列可以形成不同的電路。在該方案的一個應(yīng)用中，芯片上的有源器件不互連。然而在其它應(yīng)用中，存在一些互連，同時每個有源器件都有分別的連接端。后一特征的例子顯示在圖9和10中，并在下面進(jìn)行了介紹，其中相鄰的引出端例如源或漏連接在一起。
圖1示出了本發(fā)明的一個簡單形式，其中晶片上的所有器件都相同。當(dāng)需要使用不同的器件時，不同的器件組以重復(fù)的構(gòu)形或圖形制成晶片。
本發(fā)明在分立的多器件陣列的一個應(yīng)用是用在高導(dǎo)通電流或高功率輸出的大晶體管的門陣列的結(jié)構(gòu)中。對于微波和毫米波的應(yīng)用，通常使用威爾金森組合器或同等物聯(lián)接FET提供阻抗變換并組合多種引出端聯(lián)接。
使用推挽放大器電路，例如圖2中的電路32可以得到類似的結(jié)果。使用參考圖1已介紹過的有源器件陣列芯片可以構(gòu)成該電路，相對于常規(guī)的多FET的并聯(lián)功率放大器，該電路具有固有的優(yōu)點(diǎn)，特別是阻抗變換。電路32包括輸入端33、由第一輸入耦合元件35形成的輸入電磁耦合34和電磁耦合到元件35的第二輸入耦合元件36。
由虛線表示的芯片38包括第一和第二FET39和40。元件35將輸入端耦合到第一FET的柵。元件36將第二FET的柵聯(lián)接到公共電勢，例如地。
通過構(gòu)成部分輸出電磁耦合45的第一輸出耦合元件44，F(xiàn)ET39的漏聯(lián)接到輸出端42。與元件44電磁耦合的第二輸出耦合元件46，將FET40的漏聯(lián)接到地。
通過輸入和輸出上的電磁耦合，信號被兩個FET分離用于放大。該結(jié)構(gòu)可用在圖3所示的串聯(lián)/并聯(lián)推挽構(gòu)形中用于阻抗變換。該圖示出了具有多個串聯(lián)(推挽)部分例如部分52和54的功率放大器50。每個部分52和54包括與圖2的電路32等效的兩個電路部分56和58，但這兩個電路部分的連接點(diǎn)沒有接地，而是連接在一起，如連接點(diǎn)60和62所示。這樣導(dǎo)致連接點(diǎn)的虛地。
例如使用威爾金森分配器將輸入信號分成給每個電路部分的信號并合并輸出信號，可以獲得實(shí)質(zhì)上的功率組合。信號分離或合并之前或之后，分立的FET上可達(dá)到阻抗匹配。
FET在FET的線性陣列64中排成行，該陣列可以由參考圖1介紹的內(nèi)容制造的單個芯片66形成。芯片66的示例性FET或雙極晶體管的實(shí)際圖形顯示在圖4中。在該情況中，顯示的晶體管為晶體管對Q1、Q2、Q3和Q4等的重復(fù)。每個晶體管對對應(yīng)于圖3所示電路部分中的第一和第二FET。如參考圖1所介紹的，每個FET，例如FET Q1包括柵68、柵引出端69、源70、源引出端71、漏72和漏引出端73。這些晶體管的結(jié)構(gòu)可能不同，這取決于它們各自的功能。
功率放大器50的第一實(shí)施例顯示為圖5中的放大器74。芯片75有八個FET，包括FET 76、77、78和79。放大器74包括相似的串聯(lián)推挽電路部分80和81。四分之一波長輸入微帶線導(dǎo)體82和83通過空氣橋(air bridge)84連通。與之類似，輸入微帶線導(dǎo)體85和86通過空氣橋87連通。包括四分之一波長部分例如82a部分的這些導(dǎo)體將輸入信號提供給每個部分。電磁耦合將互補(bǔ)輸入信號提供到每個部分的下部的第二FET，例如FET 77和78。通過各U形導(dǎo)體88和89，各個第二FET聯(lián)接在一起。輸出側(cè)上的微帶線在一般的形式上與輸入側(cè)上的導(dǎo)體類似。
設(shè)計微帶線以獲得任何需要的阻抗。串聯(lián)連接輸入或輸出阻抗，直到阻抗足夠高，然后它們根據(jù)需要的功率級別成連接許多并聯(lián)部分。
圖6-8示出了使用開槽線實(shí)施本發(fā)明的功率放大器90。圖6為具有源極連接在一起的兩個FET 91和93的推挽部分92的示意圖。兩個平衡輸入信號施加到各個柵極，并且在各個漏極產(chǎn)生兩個平衡輸出信號。
圖7示出了用于部分92和與部分92類似的附加部分95的開槽線的優(yōu)選形式，它們位于母板的基板上、混合基板上、或另一種類型的基板上。放大器90操作上等效于放大器76。輸入開槽線94，也稱做放大器90的電路的支路，由相對平面的導(dǎo)體96和98形成，形狀類似于帶長中心引線部分94a的反向的“E”，反向延伸貫穿彎曲部分94b和94c，并且閉端外引線部分94d和94e與中心引線部分94a平行。這種形狀在開槽線引線部分之間產(chǎn)生各開端導(dǎo)體指96a和98a。
外引線部分的作用相當(dāng)于RF扼流圈。雖然由于輸入和輸出電路的阻抗匹配差異造成尺寸不同，但輸出開槽線100為輸入開槽線的鏡像，并且作用方式相同。當(dāng)安裝在開槽線94和100上時，對應(yīng)的FET結(jié)構(gòu)顯示在圖8的芯片102中。芯片102含有FET91、93、104和106，每個都有各自的柵、源和漏引出端，標(biāo)識為G、S和D。這些引出端的排列與圖7中標(biāo)識的對應(yīng)的引出端相一致。
芯片102倒裝到圖7所示的金屬導(dǎo)體上，柵連接到輸入指的端部，源連接到在E形開槽線的背側(cè)之間、連接導(dǎo)體96和98的導(dǎo)體108。導(dǎo)體108的作用相當(dāng)于虛地。漏引出端相應(yīng)地連接到輸出指的端部，如圖所示。
圖9和10示出了實(shí)現(xiàn)本發(fā)明的第三功率放大器110。圖9示出了作為金屬導(dǎo)體形成在母板的基板上的支路112，圖10為安裝在金屬導(dǎo)體上時倒裝芯片114的放大圖。如申請日為1994年8月26日的序號08/313,927并且轉(zhuǎn)讓給與本發(fā)明相同的受讓人的待審美國專利申請所述，共平面波導(dǎo)也可為功率放大器提供阻抗匹配和信號傳輸。
金屬導(dǎo)體112包括輸入共平面波導(dǎo)116，該波導(dǎo)具有信號導(dǎo)體118和相對的平面接地或基準(zhǔn)導(dǎo)體120和122。信號導(dǎo)體最初為單線118a，然后在結(jié)點(diǎn)124處分成雙線118b和118c。電阻126連接線118b和118c。接地導(dǎo)體128在信號線之間延伸。
除了阻抗匹配差異之外，相對于在FET陣列芯片114下延伸的接地平面條132，輸出共平面波導(dǎo)130基本上為輸入共平面波導(dǎo)的鏡像。這種金屬導(dǎo)體使FET陣列并聯(lián)連接而不是串聯(lián)/并聯(lián)進(jìn)行推挽操作，盡管用于推挽的金屬導(dǎo)體也很容易構(gòu)成。
圖10為具有兩組134和135的雙FET對136的芯片114的圖示。芯片中的每個FET對136具有一個倒裝到支路上對應(yīng)引出端的相關(guān)引出端。因此，柵引出端138連接到柵139和140。源引出端141和142以及漏引出端143分別連接到源144和145以及漏146。FET引出端138、141、142和143連接到分別的支路引出端150、151、152和153。
漏146的功能相當(dāng)于每個FET對136中兩個FET的雙漏極。類似地，每個源例如源142可作為相鄰FET對中相關(guān)FET的源極。因此這些兩用引出端實(shí)際上為連接引出端。
雖然在該實(shí)施例中芯片114為專門設(shè)計的，但可以從晶片的成套的FET對中切下進(jìn)行修改。在這種情況下，分離的源引出端可用于每個FET對136或一套雙FET對?；蛘?，放大器110可以和安裝到具有復(fù)制的芯片114的FET構(gòu)形的單個芯片的并聯(lián)的雙金屬導(dǎo)體112和113一起制作。
最后，圖11示出了功率放大器160的部分，該功率放大器具有虛線所示的FET芯片164倒裝其上的母板支路162。和放大器110中的情況一樣，芯片164中FET的陣列168中的FET，例如FET166在輸入處(柵)串聯(lián)地電連接。
在該實(shí)施例中支路162的輸入部分有所不同。它可進(jìn)行由共平面導(dǎo)體172和174形成的輸入槽線170到雙共平面波導(dǎo)176和178的轉(zhuǎn)換。這些輸出線可以與輸入電路或推挽線類似的方式組合。代替在圖7所示的放大器90的E形槽中終止，槽180在結(jié)點(diǎn)182處分成伸長的U形槽180a和180b。
U形槽終止在圓形開口180c和180d。這些開口相當(dāng)于開路，由此可使作為延伸進(jìn)入U形槽的開端導(dǎo)體引線172a和174a形成的各導(dǎo)體運(yùn)載輸入信號。芯片164下連接到導(dǎo)體172和174的中間導(dǎo)體184由結(jié)點(diǎn)182延伸到FET的源引出端，例如引出端186。將FET安裝并連接到導(dǎo)體與介紹放大器90時介紹的一樣。
因此可以理解本發(fā)明提供一種混合電路結(jié)構(gòu)，其中多個有源器件最好以陣列形式形成在要安裝的芯片上，并單獨(dú)地連接到形成在母板的基板上的支路。雖然本發(fā)明可適用需要與多個分立有源器件連接的任何電路或電路的組合，但本發(fā)明對多功能芯片和功率放大器特別有用。本發(fā)明對FET的推挽配置也特別有用，對各種共平面金屬化圖形特別有利。連接也可以存在于芯片上的有源器件之間，并且每個有源器件連接的支路不必相關(guān)。
根據(jù)本發(fā)明能方便地實(shí)施該電路的其它例子包括帶內(nèi)檢測器的功率放大器、帶RF低噪聲放大器的接收器、如吉爾伯特單元混合器等的混合器、帶或不帶可調(diào)變?nèi)荻O管的振蕩器、和中頻放大器。本發(fā)明也適用于移相電路，特別是分布線(仿真?zhèn)鬏斁€)型。
在所有這些情況中，最好矩陣管芯或芯片僅有倒裝到基板上的有源器件，例如FET。由此可以實(shí)現(xiàn)幾個優(yōu)點(diǎn)?？梢允褂靡粋€簡單的FET工藝以及MMIC工藝制成芯片。由于晶片被切成多種不同的配置，因此很容易提供合適樣品。那么產(chǎn)品可制得與樣品一樣。即使在確定應(yīng)用之前，也可以制備合適的晶片?？梢詫?shí)現(xiàn)高生產(chǎn)率和大量的制造。
因此對本領(lǐng)域的技術(shù)人員來說，對優(yōu)選實(shí)施例的形式和細(xì)節(jié)做出的變更顯然不超出權(quán)利要求書限定的本發(fā)明的精神和范圍，并且對權(quán)利要求書的語言或意思做出的任何修改是在等同的原則下進(jìn)行的。因此提供優(yōu)選實(shí)施例是為解釋和說明的目的，而不是為了限定的目的。
權(quán)利要求
1.一種構(gòu)成第一混合電路(50)的方法，包括步驟形成具有多個電器件(Q1，Q2)的第一芯片(66)，每個電器件(Q1，Q2)包括至少一個具有控制端(68)和兩個載流端(70，72)的有源器件(Q1，Q2)，和至少兩個與每個有源器件(Q1，Q2)相關(guān)的芯片引出端(69，71，73)，這兩個芯片引出端包括與控制端(68)相關(guān)的第一芯片引出端(69)和與一個載流端(70，72)相關(guān)的第二芯片引出端(71，73)；在第一基板上形成第一支路(34，35)，基板具有對應(yīng)于每個芯片引出端(69，71，73)的基底引出端(G，S，D)和基底引出端(G，S，D)之間的互連；將芯片(66)倒裝在支路(34，35)上，每個芯片引出端(69，71，73)安裝到相關(guān)的基底引出端(G，S，D)上，因此電器件(Q1，Q2)電互連。
2.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(66)的步驟還包括在第一晶片(14)上形成電器件(12)的陣列(10)，并從晶片(14)上切下多個第一芯片(66)，每個芯片(66)含有多個電器件(Q1，Q2)。
3.根據(jù)權(quán)利要求2的方法，其中所述形成電器件(12)的陣列(10)的步驟包括在電器件(12)之間的晶片(14)上沒有電互連地形成電器件(12)的陣列(10)。
4.根據(jù)權(quán)利要求2的方法，其中所述形成陣列(10)的步驟包括用等同的電器件(12)形成陣列(10)。
5.根據(jù)權(quán)利要求4的方法，進(jìn)一步還形成與第一混合電路(80)不同的第二混合電路(90)，包括步驟在第二晶片(14)上形成電器件(12)的陣列(10)；從第二晶片(14)上切下許多與第一芯片(66)不同的第二芯片(102)，每個第二芯片(102)也有多個電器件(91，93)，每個電器件(91，93)包括至少一個具有控制端(G)和兩個載流端(S，D)的有源器件(91，93)，和至少兩個與每個有源器件(91，93)相關(guān)的芯片引出端(G，S，D)，這兩個芯片引出端包括與控制端(G)相關(guān)的第一芯片引出端(G)和與一個載流端(S，D)相關(guān)的第二芯片引出端(S，D)；在第二基板上形成與第一支路(82)不同的第二支路(94)，第二基板也具有對應(yīng)于每個芯片引出端(G，S，D)的基底引出端(G，S，D)和基底引出端(G，S，D)之間的互連；將第二芯片(102)倒裝在第二支路上，每個芯片引出端(G，S，D)安裝到相關(guān)的基底引出端(G，S，D)上，因此電器件(91，93，104，106)電互連。
6.根據(jù)權(quán)利要求5的方法，其中所述形成陣列(10)的步驟包括形成由晶體管(12)組成的電器件(12)。
7.根據(jù)權(quán)利要求4的方法，進(jìn)一步還形成與第一混合電路(74)不同的第二混合電路(90)包括步驟在第二晶片(14)上形成相同陣列(10)的電器件(12)；從第二晶片(14)上切下多個第一芯片(66)；在第二基板上形成與第一支路(82)不同的第二支路(94)，第二基板也具有對應(yīng)于每個芯片引出端(G，S，D)的基底引出端(G，S，D)和基底引出端(G，S，D)之間的互連；將第一芯片(66)倒裝在第二支路(94)上，每個芯片引出端(G，S，D)安裝到相關(guān)的基底引出端(G，S，D)上，因此電器件(Q1，Q2)電互連。
8.根據(jù)權(quán)利要求7的方法，其中所述形成陣列(14)的步驟包括形成由晶體管(12)組成的電器件(12)。
9.根據(jù)權(quán)利要求1的方法，其中所述耦合的步驟包括將每個電器件(Q1，Q2)直接連接到支路(34，35)。
10.根據(jù)權(quán)利要求9的方法，其中所述安裝的步驟包括將芯片(66)倒裝到基板上。
11.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(66)的步驟包括用相同的電器件(Q1，Q2)形成芯片(66)。
12.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(66)的步驟包括用多個有源電器件(Q1，Q2)形成芯片(66)。
13.根據(jù)權(quán)利要求12的方法，其中所述耦合的步驟包括將每個有源器件(Q1，Q2)直接連接到支路(34，35)。
14.根據(jù)權(quán)利要求12的方法，其中所述形成芯片(66)的步驟包括用連接到芯片(66)的公共面上至少一個有源電器件(Q1，Q2)的多個引出端(G，S，D)形成芯片(66)，所述形成支路(34，35)的步驟包括用公共面上的多個引出端(G，S，D)形成支路(34，35)，所述耦合的步驟包括將芯片(66)的引出端(G，S，D)倒裝到支路(34，35)的引出端(G，S，D)。
15.根據(jù)權(quán)利要求14的方法，其中所述形成芯片(66)的步驟還包括用連接到每個有源電器件(Q1，Q2)的至少一個引出端(G，S，D)形成芯片(66)。
16.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(75)的步驟還包括用電器件(76，77，78，79)之間的電連接(84，87，88，89)形成芯片(75)。
17.根據(jù)權(quán)利要求16的方法，其中所述形成芯片(75)的步驟還包括用為晶體管(76，77，78，79)形式的有源電器件(76，77，78，79)形成芯片(75)。
18.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(66)的步驟還包括用為晶體管(Q1，Q2)形式的有源電器件(Q1，Q2)形成芯片(66)。
19.根據(jù)權(quán)利要求18的方法，其中混合電路(50)為放大器(50)，所述形成芯片(66)的步驟包括形成具有設(shè)置成線性陣列(64)的多個場效應(yīng)晶體管(Q1，Q2)的芯片(66)，芯片輸入端(69)的對應(yīng)陣列(64)連接到晶體管的柵極(68)。
20.根據(jù)權(quán)利要求19的方法，其中形成基底支路(80)的步驟包括形成多個延伸到連接區(qū)(75)內(nèi)的多個間隔的輸入導(dǎo)體(82，85，88)，每個輸入導(dǎo)體(82，85，88)連接到與每個芯片輸入端(G)相關(guān)的基底輸入端(G)，并且所述安裝芯片(75)的步驟包括用連接到相關(guān)的基底輸入端(G)的每個芯片輸入端(G)將芯片(75)安裝在連接區(qū)(75)內(nèi)。
21.根據(jù)權(quán)利要求20的方法，其中形成基底支路(80)的步驟還包括將至少部分輸入導(dǎo)體(82，83)與連接區(qū)(75)的端部連載一起(84)的步驟。
22.根據(jù)權(quán)利要求20的方法，形成芯片(75)的步驟還包括用連接到晶體管漏或源的芯片輸出引出端(D，S)的線性陣列形成芯片(75)，形成基底支路(80)的步驟包括形成多個延伸到連接區(qū)(75)內(nèi)的多個間隔的輸出導(dǎo)體，每個輸出導(dǎo)體連接到與每個芯片輸入端(G)相關(guān)的基底輸出端(D，S)，并且所述安裝芯片(75)的步驟包括用連接到相關(guān)的基底輸出端(D，S)的每個芯片輸出端(D，S)將芯片(75)安裝在連接區(qū)(75)內(nèi)。
23.根據(jù)權(quán)利要求22的方法，其中形成基底支路(80)的步驟還包括將至少部分輸出導(dǎo)體(82，83)與連接區(qū)(75)的端部連載一起(84)的步驟。
24.根據(jù)權(quán)利要求19的方法，其中形成芯片(75)的步驟包括用1x N陣列的晶體管(76，77，78，79)形成芯片(75)，其中N為大于1的整數(shù)，并且芯片輸入端(G)沿陣列的長度分布。
25.根據(jù)權(quán)利要求1的方法，其中所述形成芯片(66)的步驟包括多個電器件(Q1，Q2)之間沒有電互連地形成芯片(66)。
26.根據(jù)權(quán)利要求25的方法，其中所述形成芯片(66)的步驟還包括用為晶體管(Q1，Q2)的有源電器件(Q1，Q2)形成芯片(66)。
27.根據(jù)權(quán)利要求25的方法，其中所述形成芯片(66)的步驟還包括用僅包括晶體管(Q1，Q2)的有源電器件(Q1，Q2)形成芯片(66)。
全文摘要
本發(fā)明公開了一種連接多個基本上相同的有源器件(Q
文檔編號H01L21/8232GK1206495SQ96199400
公開日1999年1月27日 申請日期1996年10月25日 優(yōu)先權(quán)日1996年10月25日
發(fā)明者C·A·莫文克, M·V·N·法爾克納 申請人:恩德蓋茨公司