專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路和一種可有效地用于具有由多個(gè)電源引線端供電的多個(gè)電子電路的半導(dǎo)體集成電路的技術(shù)。
半導(dǎo)體集成電路的靜電擊穿是由于當(dāng)該半導(dǎo)體集成電路被觸摸或?qū)⑺惭b在印刷電路板上之后發(fā)生的靜電放電引起的。這些擊穿包括柵氧化膜擊穿、結(jié)擊穿，以及MOSFET的連線熔斷(在本專利申請中MOSFET是指絕緣柵場效應(yīng)晶體管)。對這三個(gè)主要原因的抵抗能力最弱的部分決定了半導(dǎo)體集成電路的靜電擊穿電壓。為了解決靜電擊穿問題，目前已發(fā)明了抗柵氧化膜擊穿的電路形式，它使得當(dāng)一個(gè)高電壓加到半導(dǎo)體集成電路上時(shí)，直接加到半導(dǎo)體集成電路的柵氧化膜的電壓不超過擊穿電壓。例如，在半導(dǎo)體集成電路的壓焊塊(外部引線端)和其內(nèi)部之間連接一個(gè)對信號線的電阻，在信號線與電源之間以及信號線與地之間插入二極管，并且，對于結(jié)擊穿，考慮結(jié)面積的版形以及接觸形式等等也已發(fā)明。更進(jìn)一步，對于連線熔斷，連線寬度增大方法已經(jīng)采用。日本專利公開號36154/1975公開了關(guān)于上述靜電擊穿的抵抗措施的技術(shù)。
本發(fā)明者采用了這樣一個(gè)系統(tǒng)，在該系統(tǒng)中當(dāng)設(shè)計(jì)一個(gè)包括模擬和數(shù)字電路相結(jié)合的半導(dǎo)體集成電路時(shí)，這些電路由來自獨(dú)立的外部引線端的電源分別供電，以便避免開關(guān)噪聲通過電源線或電路的地電位從數(shù)字電路引入模擬電路。本發(fā)明者曾遇到這樣一個(gè)現(xiàn)象，即當(dāng)這樣的一個(gè)半導(dǎo)體集成電路受到用人體模型(HBM)方法的靜電擊穿測試時(shí)，其內(nèi)部電路失效。對該內(nèi)部電路失效的起因的詳細(xì)研究說明，輸入MOSFET的柵絕緣膜的擊穿發(fā)生在數(shù)字電路與模擬電路或模擬電路與數(shù)字電路之間的接口處。
參照

圖13A、13B，將對上述擊穿作詳細(xì)說明。圖13A表示了在獨(dú)立的電源引線端(VDD1，VDD2)之間的一個(gè)接口電路。該接口電路包括一個(gè)P溝輸出MOSFET Q20、一個(gè)n溝輸出MOS-FET Q21，一個(gè)P溝輸入MOSFET Q22、一個(gè)n溝輸入MOSFETQ23，以及用作連接輸出MOSFET Q20、Q21的共用漏極和輸入MOSFET的共用柵極的信號傳輸通路的連線。當(dāng)電源引線端VDD1，例如，是用于數(shù)字電路(或模擬電路)時(shí)，電源引線端VDD2用于模擬電路(或數(shù)字電路)。
圖13B是該接口電路的元件橫截面結(jié)構(gòu)的示意圖。例如，當(dāng)該電路的地電位GND1和GND2是開路時(shí)，由靜電引起的與參考電壓VDD2相比過高的電壓(如，1000V)加到VDD1上，形成MOSFET Q20的阱NWEL與漏極之間的寄生電容C1和阱NWEL與襯底(P—襯底)之間的寄生電容C2使得作為信號傳輸通路的連線以及襯底的電位上升。因而，一個(gè)過高的電壓加到了P溝輸入MOSFET Q22的柵氧化膜上并引起該膜的靜電擊穿。并且，當(dāng)在VDD2與GND1開路的狀態(tài)下，一個(gè)相對于電位GND2的過電壓加到VDD1上時(shí)，N溝輸入MOSFET Q23的柵氧化膜也同樣被擊穿。
本發(fā)明的目的是提供一個(gè)可靠的半導(dǎo)體集成電路。
本發(fā)明的該目的和其它目的以及新穎的特點(diǎn)將在參照以下的詳細(xì)說明和附圖的基礎(chǔ)上得到說明。
一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路包括多個(gè)用于實(shí)現(xiàn)信號傳輸?shù)慕涌诘碾娮与娐?，并由多個(gè)獨(dú)立電源引線端提供工作電壓，在相應(yīng)的電源引線端之間配置了單向元件，它們各有一個(gè)高的閾值電壓，這樣在正常的電源狀態(tài)下它們是關(guān)閉的。
通過利用上述方法，即使由于在觸摸該半導(dǎo)體集成電路時(shí)的靜電引起的高電壓加到電源引線端，接口電路的輸入MOSFET也得到了保護(hù)，因?yàn)橛稍搯蜗蛟闺娫匆€端放電了。
另一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路包括多個(gè)實(shí)現(xiàn)信號傳輸?shù)慕涌诘碾娮与娐罚⒂啥鄠€(gè)獨(dú)立電源引線端提供工作電壓，用于防止靜電擊穿的一個(gè)電阻和一個(gè)二極管兩者與電子電路之間傳輸信號的接口電路的輸入MOSFET的柵極上相連接。
通過利用上述方法，即使在當(dāng)觸摸該半導(dǎo)體集成電路時(shí)由于靜電引起的高電壓加到電源引線端的情況下，由于含有該電阻和二極管的防靜電擊穿電路、接口電路的輸入MOSFET的柵極而避免了擊穿。
還有一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路，它含有一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第一電路提供第一工作電壓的第一電源引線端；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第二電路提供一個(gè)第二工作電壓的第二電源引線端；以及一個(gè)在該第一和第二電源引線端之間的半導(dǎo)體襯底上形成的保護(hù)元件，其中該保護(hù)元件有一個(gè)比該第一和第二工作電壓高的閾值電壓。
還有另一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路，它含有一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第一電路提供一個(gè)第一工作電壓的第一電源引線端；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第二電路提供一個(gè)第二工作電壓的第二電源引線端；與第一電源引線端相連并在該第一電路中延伸的第一電源連線；在該第一電路中延伸的第一參考電位連線；與第二電源引線端相連并在該第二電路中延伸的第二電源連線；在該第二電路中延伸的第二參考電位連線；串聯(lián)在該第一電路中的該第一電源連線和該第一參考電位連線之間的一個(gè)第一MOSFET和一個(gè)第二MOSFET；串聯(lián)在該第二電路中的該第二電源連線和該第二參考電位連線之間的一個(gè)第三MOSFET和一個(gè)第四MOSFET，以及一個(gè)與該第一、第二和第四MOSFET相連并用于將第一電路的輸出信號傳到第二電路的信號連線，其中該第一和第二電源連線在該半導(dǎo)體襯底上是電學(xué)上相互獨(dú)立的，并且在部分信號連線內(nèi)配置了一個(gè)電阻元件。
還有一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路，它含有一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第一電路提供一個(gè)第一工作電壓的第一電源引線端；一個(gè)形成在該半導(dǎo)體襯底上、用于給該第二電路提供一個(gè)第二工作電壓的第二電源引線端；連接到該第一電源引線端并在該第一電路中延伸的第一電源連線；在該第一電路中延伸的第一參考電位連線；連接到該第二電源引線端并在該第二電路中延伸的第二電源連線；在該第二電路中延伸的第二參考電位連接；串聯(lián)在第一電路中的該第一電源連線與該第一參考電位連線之間的一個(gè)第一MOSFET和一個(gè)第二MOSFET；串聯(lián)在第二電路中的該第二電源連線與該第二參考電位連線之間的一個(gè)第三MOSFET和一個(gè)第四MOSFET，以及一個(gè)連到該第一、第二和第四MOSFET并用于將該第一電路的輸出信號傳到該第二電路的信號連線，其中該第一和第二電源連線在該半導(dǎo)體襯底上是電學(xué)上相互獨(dú)立的并且在該信號連線和該第二參考電位連線之間連有一個(gè)保護(hù)元件，它用于當(dāng)過電壓加到該信號連線上時(shí)避免該第四MOSFET的擊穿。
圖1是一個(gè)實(shí)施本發(fā)明的半導(dǎo)體集成電路的方框圖。
圖2A和2B是實(shí)施本發(fā)明的圖1的一個(gè)鋁寄生MOSFET的橫截面結(jié)構(gòu)示意圖。
圖3A和3B是實(shí)施本發(fā)明的另一個(gè)寄生MOSFET的橫截面結(jié)構(gòu)示意圖。
圖4A和4B仍是實(shí)施本發(fā)明的另一個(gè)寄生MOSFET的橫截面結(jié)構(gòu)示意圖。
圖5是一個(gè)在依據(jù)本發(fā)明的一個(gè)半導(dǎo)體集成電路中的一個(gè)接口電路的電路圖。
圖6是一個(gè)依據(jù)本發(fā)明的圖5的接口電路元件橫截面結(jié)構(gòu)示意圖。
圖7A和7B是實(shí)施本發(fā)明的另一個(gè)接口電路的結(jié)構(gòu)圖。
圖8是另一個(gè)實(shí)施本發(fā)明的接口電路的電路圖。
圖9是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。
圖10是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。
圖11是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。
圖12是一個(gè)包含一個(gè)本發(fā)明半導(dǎo)體集成電路的便攜式通信終端的方框圖。
圖13A和13B是用來說明有待本發(fā)明解決的問題的結(jié)構(gòu)圖。
圖12是一個(gè)包含了應(yīng)用本發(fā)明的一個(gè)半導(dǎo)體集成電路的便攜式通信終端的實(shí)施例的方框圖。該根據(jù)本發(fā)明的便攜式通信終端主要由一個(gè)語音編碼部分、一個(gè)相位調(diào)制—解調(diào)部分、一個(gè)高頻部分和一個(gè)控制這些部分的微型計(jì)算機(jī)等組成。應(yīng)用本發(fā)明的半導(dǎo)體集成電路構(gòu)成了該便攜式通信終端中的相位調(diào)制—解調(diào)部分。
該實(shí)施例的便攜式通信終端包含一個(gè)語音編碼—譯碼部分(后面稱作語音編譯碼部分)101、一個(gè)相位調(diào)制—解調(diào)部分102和一個(gè)高頻部103。這些部分101—103的工作順序、電路的激活和去激活由來自微型計(jì)算機(jī)180、復(fù)位信號產(chǎn)生電路190和時(shí)鐘產(chǎn)生電路140的信號或脈沖控制。進(jìn)而，把電源從穩(wěn)壓器170、171供給到該語音編碼部分101，該相位調(diào)制—解調(diào)部分102和該高頻部分103。在這里，考慮到猝發(fā)工作等等，特別把獨(dú)立的穩(wěn)壓器171用于該高頻部分103。
該相位調(diào)制—解調(diào)部分102是將本發(fā)明應(yīng)用于半導(dǎo)體集成電路的一個(gè)例子，它具有數(shù)字與模擬電路的混合部分，并形成了一個(gè)半導(dǎo)體集成電路。換句話說，在一個(gè)芯片上具有一個(gè)處理數(shù)字信號的數(shù)字部分和一個(gè)處理模擬信號的模擬部分，數(shù)字部分由一個(gè)相位調(diào)制器120和一個(gè)相位解調(diào)器125組成，模擬部分由D/A轉(zhuǎn)換器121—1、121—2(后面稱作D/A)、濾波器122—1、122—2、A/D轉(zhuǎn)換器124，相位/電壓轉(zhuǎn)換器123和一個(gè)失調(diào)控制電路126組成。
該語音編譯碼部分101包括一個(gè)用于抑制來自麥克風(fēng)110的傳輸模擬語音信號中的高頻噪聲成分的前濾波器111、一個(gè)用于將該前濾波器111的輸出轉(zhuǎn)換成數(shù)字信號的A/D轉(zhuǎn)換器112、一個(gè)通過對數(shù)字信號的處理壓縮該A/D轉(zhuǎn)換器112的輸出的頻帶或者反過來將如此接收的頻帶壓縮的數(shù)字語音信號擴(kuò)展到原來的帶寬的DSP(數(shù)字信號處理器)113、一個(gè)用于將被該DSP 113如此擴(kuò)展頻帶后的輸出轉(zhuǎn)換成模擬語音信號的D/A轉(zhuǎn)換器114、一個(gè)用于抑制在該D/A轉(zhuǎn)換器114輸出中的高頻成分并將其輸出放大的后濾波器115，以及一個(gè)它由該后濾波器115的輸出驅(qū)動的揚(yáng)聲器116。
該相位調(diào)制—解調(diào)部分102包括一個(gè)相位調(diào)制器120，用于將來自該DSP 113的信號輸出進(jìn)行適合于無線電通信的調(diào)制，例如，高斯最小移頻鍵控(GMSK)調(diào)制或π/4移位四相移相鍵控(QPSK)調(diào)制；D/A轉(zhuǎn)換器121—1、121—2，用于將該相位調(diào)制器120的輸出轉(zhuǎn)換成模擬信號；后濾波器122—1、122—2，用于抑制在該后濾波器122—1、122—2的輸出中的高頻成分；一個(gè)相位/電壓轉(zhuǎn)換器123，用于反過來檢測在所接收的調(diào)制信號中的相移并將該相移轉(zhuǎn)換成電壓；一個(gè)A/D轉(zhuǎn)換器124，用于將該相位/電壓轉(zhuǎn)換器123的輸出轉(zhuǎn)換成數(shù)字信號，以及一個(gè)相位解調(diào)器125，用于從該A/D轉(zhuǎn)換器124的輸出中解調(diào)出初始基波信號成分。還配置了一個(gè)失調(diào)控制電路126，用于控制在該D/A轉(zhuǎn)換器121—1、121—2與該濾波器122—1、122—2之間產(chǎn)生的失調(diào)。
根據(jù)該系統(tǒng)結(jié)構(gòu)平行地配置多個(gè)由一個(gè)相位調(diào)制器120、D/A轉(zhuǎn)換器121—1、121—2和后濾波器122—1、122—2組成的集合，以分別輸出一個(gè)正相位信號和一個(gè)負(fù)相位信號或者輸出具有相互問相差90°相位的信號，即相位相互正交的信號。
該高頻部分103包括一個(gè)正交調(diào)制器130，用于對具有頻率，舉例來說，約為800MHz到2GHz的無線電頻率載波信號的后濾波器122—1、122—2輸出的信號進(jìn)行調(diào)制；一個(gè)大功率放大器133，用于將該正交調(diào)制器130的輸出放大到預(yù)定發(fā)射功率并通過一個(gè)發(fā)射—接收轉(zhuǎn)換開關(guān)131激勵一個(gè)天線132，以及一個(gè)檢測器135，用于從該無線132及其放大器134的輸出中檢測所需信號。
根據(jù)該系統(tǒng)的結(jié)構(gòu)，該正交調(diào)制器130可有多個(gè)級，以實(shí)現(xiàn)用相對低的頻率如455KHz到90KHz進(jìn)行調(diào)制和用預(yù)定頻率約800MHz到2GHz的無線電頻率載波信號進(jìn)行調(diào)制。
圖1是實(shí)施本發(fā)明的一個(gè)半導(dǎo)體集成電路的方框圖。圖1中所示的該半導(dǎo)體集成電路是一個(gè)數(shù)字/模擬混合的大規(guī)模集成電路，它構(gòu)成了圖12所示的相位調(diào)制—解調(diào)部分102。
作為本發(fā)明的這個(gè)實(shí)施例的一個(gè)用于便攜式通信終端的調(diào)制/解調(diào)器LSI具有下面三個(gè)獨(dú)立的電源引線端，以避免從數(shù)字部分和一個(gè)晶體振蕩電路到模擬部分的噪聲串?dāng)_。模擬電源引線端VA通過在半導(dǎo)體襯底上的電源連線給放大器123′、相位/電壓轉(zhuǎn)換電路123、A/D轉(zhuǎn)換器124、D/A轉(zhuǎn)換器121、后濾波器122以及輸出緩沖器122′提供工作電壓。數(shù)字電源引線端VD通過半導(dǎo)體襯底上的電源連線給分頻器142、延遲檢測電路125以及調(diào)制波產(chǎn)生電路120提供工作電壓。晶體電源引線端VX給晶體振蕩電路141提供工作電壓。這里，引線端指的是一個(gè)壓焊塊。
與上述電源引線端VA、VD和VX相應(yīng)，用于提供電路的地電位的接地引線端也通過獨(dú)立的外部引線端GA、GD和GX提供電路的地電位。這里，把相同的3～5V工作電壓加到了電源引線端VA、VD和VX上；然而，供給到其上的電壓可能不同。
在本實(shí)施例中，MOSFETθ1～θ6在上述不同的電源引線端VA、VD、VX之間連成二極管形式。這些MOSFETθ1～θ6可有高的閾值電壓，這樣在后面將描述的正常工作狀態(tài)中它們不導(dǎo)通?？衫煤竦膱鰠^(qū)絕緣膜作為柵絕緣膜，這就是所謂的寄生MOS-FET，但并不必局限于此。例如，可利用如上所述的柵絕緣膜由場區(qū)絕緣膜構(gòu)成而柵極由鋁層構(gòu)成的MOSFET(后面稱作N型鋁寄生MOSFET)。
舉例來說，當(dāng)把與該模擬電源引線端VA相比為正的高電壓加到該數(shù)字電源引線端時(shí)，如果所加電壓超過該N型鋁寄生MOS-FETθ5的閾值電壓，則N型鋁寄生MOSFETθ5導(dǎo)通，這使該模擬電源引線端VA與該數(shù)字電源引線端VD電學(xué)上連通。當(dāng)加一個(gè)負(fù)的高電壓時(shí)，該N型鋁寄生MOSFETθ3導(dǎo)通，使得該模擬電源引線端VA與該數(shù)字電源引線端VD電學(xué)上連通。因而該模擢電源引線端VA與該數(shù)字電源引線端VD之間的電位差被消除，這樣就避免了在模擬一數(shù)字電源之間的接口電路的靜電擊穿。當(dāng)將一個(gè)相對數(shù)字電源引線端VD的電位為正的高電壓反過來加到模擬電源引線端VA上時(shí)，N型鋁寄生MOSFETθ3導(dǎo)通，而當(dāng)加一個(gè)負(fù)的高電壓時(shí)，N型鋁寄生MOSFETθ5導(dǎo)通。因而在模擬電源引線端VA與數(shù)字電源引線端VD之間的電位差被消除。
當(dāng)一個(gè)相對該數(shù)字電源引線端VD為正的高電壓加到該晶體電源引線端VX時(shí)，該N型鋁寄生MOSFETθ6導(dǎo)通，而當(dāng)施加一個(gè)負(fù)的高電壓時(shí)，該N型鋁寄生MOSFETθ4導(dǎo)通。因而在該數(shù)字電源引線端VD與該晶體電源引線端VX之間的電位差被消除。當(dāng)一個(gè)相對該晶體電源引線端VX為正電極的高電壓反過來加到該數(shù)字電源引線端VD時(shí)，該N型鋁寄生MOSFETθ4導(dǎo)通，而當(dāng)施加一個(gè)負(fù)的高電壓時(shí)，該N型鋁寄生MOSFETθ6導(dǎo)通，因而在該數(shù)字電源引線端VD與該晶體電源引線端VX之間的電位差被消除。
當(dāng)一個(gè)相對該晶體電源引線端為正的高電壓加到該模擬電源引線端VA時(shí)，該N型鋁寄生MOSFETθ1導(dǎo)通，而當(dāng)施加一個(gè)負(fù)電極高壓時(shí)，N型鋁寄生MOSFETθ2導(dǎo)通，因而在模擬電源引線端VA與晶體電源引線端VX之間的電位差被消除。當(dāng)反過來將一個(gè)相對該模擬電源引線端VA為正的高電壓加到該晶體電源引線端VX上時(shí)，N型鋁寄生MOSFETθ2導(dǎo)通，而當(dāng)施加一個(gè)負(fù)的高壓時(shí)，N型鋁寄生MOSFETθ1導(dǎo)通，從而在模擬電源引線端VA與晶體源引線端VX之間的電位差被消除。
就是這樣利N型鋁寄生MOSFETθ1～θ6的閾值電壓來消除獨(dú)立的電源引線端之間的電位差，該電位差是在獨(dú)立的電源之間的接口電路產(chǎn)生靜電擊穿的主要原因，這樣就避免了接口電路的靜電擊穿。盡管通過例子。描述具有三個(gè)獨(dú)立電源的接口電路的電路，即模擬電源系統(tǒng)與數(shù)字電源系統(tǒng)之間的接口電路、晶體電源系統(tǒng)與數(shù)字電源系統(tǒng)之間的接口電路，以及晶體電源系統(tǒng)與數(shù)字電源系統(tǒng)之間的接口電路。然而，就配置多個(gè)獨(dú)立電源和這些獨(dú)立電源之間的接口電路來說，電源引線端、接地引線端和輸入—輸出引線端的組成不受限制。
隨著半導(dǎo)體集成電路技術(shù)的進(jìn)步，器件不斷向微型化發(fā)展。在內(nèi)部電路中使用的MOSFET的擊穿電壓不斷降低，并且在一個(gè)半導(dǎo)體襯底上將形成更多的電子電路。最終使內(nèi)部電子電路的接口電路的擊穿成為一個(gè)嚴(yán)重的問題，這在平常原不是一個(gè)問題。為此，本發(fā)明要解決以上這個(gè)問題。
順便提一下，不用說，放大器123′構(gòu)成了包含在該相位/電壓轉(zhuǎn)換器123的輸入部分的一個(gè)輸入緩沖器，它在圖12中未表示出。盡管輸出緩沖器122′在圖12中也同樣未示出，它們包含在濾波器122—1、122—2的輸出部分內(nèi)。其它與圖12所示一致。
圖2A、2B是依據(jù)本發(fā)明的鋁寄生MOSFET的橫截面結(jié)構(gòu)示意圖。圖2A顯示了一個(gè)N型鋁寄生MOSFET；而圖2B顯示了一個(gè)P型鋁寄生MOSFET。在圖2A的N型鋁寄生MOSFET中，在P—襯底內(nèi)形成了一個(gè)N+源區(qū)和一個(gè)N+漏區(qū)，并形成了一個(gè)鋁柵，用場絕緣膜(450—500nm)1和層間絕緣膜(400—500nm)2作為柵絕緣膜。鋁柵3連到了作為漏5的擴(kuò)散層上，形成了一個(gè)連成二極管的FET。在圖2B的P型鋁寄生MOSFET中，在P—襯底內(nèi)形成了一個(gè)N型阱NWEL，并且在該NWEL內(nèi)形成了一個(gè)P+源區(qū)6和一個(gè)P+漏區(qū)7，其它在結(jié)構(gòu)上與圖2A中的一樣。這里，該鋁寄生MOSFET的閾值電壓為12—15V。
圖3A、3B是依據(jù)本發(fā)明的其它寄生MOSFET的橫截面結(jié)構(gòu)示意圖。圖3A顯示了一個(gè)N型寄生MOSFET；而圖3B顯示了一個(gè)P型寄生MOSFET。為了提高閾值電壓，N型寄生MOSFET配置了比常規(guī)MOSFET的柵絕緣膜(20nm)厚得多的柵氧化膜10(約400nm)，其形成在N+源極8和N+漏極9之間的P—襯底上。在柵氧化膜10上形成了多晶硅柵11，并通過鋁連線12將漏區(qū)和柵極以二極管形式連接。在圖3B的P型寄生MOSFET中，在P—襯底內(nèi)形成了一個(gè)N型阱NWEL，并在該NWEL內(nèi)形成P+源區(qū)13和P+漏區(qū)14，其它部分在結(jié)構(gòu)上與圖3A中的一樣。
圖4A、4B是依據(jù)本發(fā)明的其它寄生MOSFET的橫截面結(jié)構(gòu)示意圖。圖4A顯示了一個(gè)P型寄生MOSFET；而圖4B顯示了一個(gè)N型寄生MOSFET。在圖4B的N型寄生MOSFET中，在P—襯底內(nèi)形成了一個(gè)N+源區(qū)19和一個(gè)N+漏區(qū)20，在它們之間的場絕緣膜(450—500nm)1用作柵絕緣膜，并且在該柵氧化膜上形成了一個(gè)多晶硅柵15。鋁連線16用來將漏區(qū)和柵極以二極管形式連接。在圖4A的P型寄生MOSFET中，在P—襯底內(nèi)形成了N型阱NWEL，并在該NWEL內(nèi)形成了P+源區(qū)17和P+漏區(qū)18，其它部分在結(jié)構(gòu)上與圖4B中的一樣。
盡管在上面的實(shí)施例中作了省略，構(gòu)成數(shù)字和橫擬電路的P溝和N溝MOSFET，如不做其它特別說明的話，均為一般的LDD結(jié)構(gòu)(如，由美國專利4,366,613中說明的技術(shù)形成)，并由在半導(dǎo)體襯底的表面上的一層?xùn)叛趸?20nm)、一個(gè)多晶硅柵(200nm)以及包括高低濃度層的源區(qū)和漏區(qū)組成。順便提一下，這些P型和N型MOSFET的閾值電壓約為0.7V。在P型與N型鋁寄生MOSFET和P型與N型多晶硅寄生MOSFET中，柵極由在場氧化膜或厚的柵絕緣膜上的鋁和多晶硅形成。其目的是將用作鉗位MOS的P型和N型寄生MOSFET的閾值電壓的絕對值設(shè)置為大于正常的電源電壓而又小于組成數(shù)字和模擬電路的MOSFET的柵絕緣膜的擊穿電壓。更進(jìn)一步，其目的是通過利用該鉗位MOS的閾值電壓，在正常工作時(shí)保持電源的獨(dú)立，而且僅當(dāng)由于靜電或類似情況產(chǎn)生了大的電位差時(shí)才使該鉗位的MOS工作。如圖2A、2B、3A、3B、4A、4B中所示，只有通過提高場氧化膜和柵氧化膜的厚度才能使閾值電壓增大，這是必要的。
圖2A、2B、3A、3B、4A、4B的P型寄生MOSFET也可用來代替圖1的N型寄生MOSFET。同樣也可結(jié)合使用N型和P型寄生MOSFET。
圖5是依據(jù)本發(fā)明的半導(dǎo)體集成電路中的一個(gè)接口電路的電路圖。圖5中的每個(gè)元件通過現(xiàn)有的半導(dǎo)體集成電路技術(shù)在一個(gè)單晶硅半導(dǎo)體襯底上形成。電源電壓VDD1和VDD2分別由不同的電源引線端供給。相應(yīng)地，電路的地電位GND1和GND2如前所述那樣由獨(dú)立的外部引線端提供。然而，電路的地電位GND1和GND2通過在半導(dǎo)體襯底、半導(dǎo)體區(qū)或類似區(qū)域內(nèi)形成的一個(gè)寄電阻R2在內(nèi)部連在一起。
一個(gè)P溝MOSFETθ10和一個(gè)N溝MOSFETθ11構(gòu)成了一個(gè)CMOS反相器電路作為輸出接口電路；換句話說，它是以電源電壓VDD1操作的電子電路中的一個(gè)電路，該電路產(chǎn)生一個(gè)饋入到以電源電壓VDD2工作的電子電路的輸出信號。構(gòu)成這樣一個(gè)輸出電路的MOSFETθ10和θ11為LDD結(jié)構(gòu)，這在后文將講述。
在與上述輸出電路相應(yīng)的接口電路的輸入電路中，在一個(gè)信號傳輸通路中配置了一個(gè)電阻R1，以避免前述的靜電擊穿。該電阻R1由在半導(dǎo)體襯底內(nèi)形成的一個(gè)多晶硅層或一個(gè)P型或N型半導(dǎo)體區(qū)構(gòu)成。構(gòu)成一個(gè)輸入電路的P溝MOSFETθ12和N溝MOS-FETθ13為單漏區(qū)結(jié)構(gòu)，以避免它們的靜電擊穿。換句話說，構(gòu)成該輸入接口電路的MOSFET是單漏區(qū)結(jié)構(gòu)的，盡管其它內(nèi)部電路為LLD結(jié)構(gòu)。該MOSFET的溝道長度也設(shè)置得大于輸出MOS-FETθ10和θ11的溝道長度或者大于形成其它內(nèi)部電路的MOS-FET LLD結(jié)構(gòu)的溝道長度。因而使構(gòu)成輸入接口電路的MOSFET能耐較高電壓。
圖6是依據(jù)本發(fā)明的該接口電路器件的一個(gè)元件橫截面結(jié)構(gòu)示意圖。構(gòu)成輸出電路的P溝MOSFETθ10形成在N型阱區(qū)NWEL內(nèi)，而N溝MOSFETθ11在P型襯底內(nèi)形成。這些MOSFETθ10與θ11為LDD結(jié)構(gòu)，而構(gòu)成內(nèi)部電路的MOSFET在結(jié)構(gòu)上也與該P(yáng)溝MOSFETθ10和該N溝MOSFETθ11類似。構(gòu)成輸入電路的P溝MOSFETθ12形成在N型阱區(qū)NWEL內(nèi)，而N溝MOSFETθ13在P型襯底內(nèi)形成。這些MOSFETθ12和θ13是單漏區(qū)結(jié)構(gòu)，以便耐受較高電壓。
舉例來說，當(dāng)該電路的接地線GND1、GND2為開路時(shí)，如果將一個(gè)相對電源電壓VDD2的高壓加到電源電壓VDD1上時(shí)，通過寄生電容連接電阻R1的信號線上的電壓隨著VDD1的電壓上升而上升。另一方面，對輸入MOSFETθ12和θ13來說，通過電阻R1和寄生電容使高壓得到了減弱。由于該MOSFET是單漏區(qū)結(jié)構(gòu)，故通過提高對結(jié)擊穿的耐壓和柵長可使柵氧化膜的擊穿電壓提高。
圖7A、7B是實(shí)施了本發(fā)明的另一個(gè)接口電路的方框圖。圖7A顯示了一個(gè)電路的例子；而圖7B是該電路的相應(yīng)橫截面結(jié)構(gòu)示意圖。該接口電路是利用現(xiàn)有的半導(dǎo)體集成電路技術(shù)在一個(gè)單晶硅半導(dǎo)體襯底上形成的。
在本發(fā)明的該實(shí)施例中，在構(gòu)成輸入電路的一個(gè)P溝MOS-FETθ12與一個(gè)N溝MOSFETθ13的共柵極和電源電壓VDD2之間以二極管形式配置了一個(gè)P溝MOSFETθ14，用于對電壓鉗位。此外，在柵和地電位GND2之間配置了用于對電壓鉗位的連成二極管的N溝MOSFETθ15。而且，在用于從輸出電路傳輸信號的信號傳輸線中配置了一個(gè)用N+擴(kuò)散層形成的電阻R1。輸入MOS-FETθ12，θ13和作為電壓鉗位的MOSFETθ14，θ15是單漏區(qū)結(jié)構(gòu)的MOSFET。
舉例來說，當(dāng)GND1，GND2開路時(shí)，如果一個(gè)相對電源電壓VDD2為正的高電壓加到電源電壓VDD1上時(shí)，信號傳輸通路的電壓隨著電源VDD1的電壓上升而上升。為了避免這種情況，使一個(gè)正向電流流過由該P(yáng)型MOSFETθ14形成的保護(hù)二極管，從而將信號傳輸通路的電壓鉗位。反之，當(dāng)加上一個(gè)負(fù)的高壓時(shí)，信號傳輸通路的電壓隨著VDD1的電壓而降低。為了避免此種情況，通過利用由P型MOSFETθ14形成的保護(hù)二極管的擊穿，使一個(gè)反向電流流過，而將該信號傳輸通路的電壓鉗位。當(dāng)GND1，VDD2開路時(shí)，如果一個(gè)相對地電位GND2為正的高壓被加到電源電壓VDD1上時(shí)，使正向電流流過用N型MOSFETθ15形成的保護(hù)二極管，從而將信號傳輸通路的電壓鉗位，反之，當(dāng)一個(gè)負(fù)的高壓被加到電源VDD1上時(shí)，通過利用N型MOSFETθ15的擊穿，使一個(gè)反向電流流過由N型MOSFETθ15形成的保護(hù)二極管，就可將該信號傳輸通路的電壓鉗位。利用抑制信號傳輸通路的電壓劇烈變化的保護(hù)電阻R1并通過P型MOSFETθ14和N型MOSFETθ15的工作，提高了輸入MOSFETθ12和θ13對靜電擊穿的耐壓。
圖8是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。通過配置作保護(hù)電阻用的R11和R12，以及對電壓鉗位用作保護(hù)二極管的兩級MOSFETθ14、θ15和θ16、θ17，使對靜電擊穿的耐壓得到了進(jìn)一步提高。如果有必要，可配置三級類似的電路。
圖9是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。在該實(shí)施例中，N溝MOSFETθ14和θ15用作對輸入一側(cè)的電源VDD2系統(tǒng)中的電壓進(jìn)行鉗位的MOSFET。換句話說，原來用P溝MOSFETθ形成的保護(hù)二極管用N溝MOSFETθ形成。錯(cuò)位MOSFETθ14、θ15和輸入MOSFETθ12、θ13為單漏區(qū)結(jié)構(gòu)。
舉例來說，當(dāng)GND1、GND2開路時(shí)，如果將一個(gè)相對于電源電壓VDD2為正的高壓加到電源電壓VDD1上，信號傳輸通路上的電壓隨著電源VDD1的電壓升高而升高。為了避免這種情況，使一個(gè)正向電流流過由N型MOSFETθ14形成的保護(hù)二極管，從而將信號傳輸通路的電壓鉗位。反之，當(dāng)加上一個(gè)負(fù)的高壓時(shí)，信號傳輸通路的電壓隨著VDD1的電壓而降低。為了避免此種情況，通過利用由N型MOSFETθ14形成的保護(hù)二極管的擊穿，使一個(gè)反向電流流過，該信號傳輸通路的電壓就被鉗位。當(dāng)GND1，VDD2開路時(shí)，如果一個(gè)相對于地電位GND2為正的高壓加到電源電壓VDD1上，使一個(gè)正向電流流過由N型MOSFETθ15形成的保護(hù)二極管，從而將信號傳輸通路的電壓鉗位。反之當(dāng)一個(gè)負(fù)的高壓加到電源VDD1上時(shí)，通過利用N型MOSFETθ15的擊穿，使一個(gè)反向電流流過由N型MOSFETθ15形成的保護(hù)二極管，信號傳輸通路的電壓就被鉗位。利用能抑制信號傳輸通路的電壓劇烈變化的保護(hù)電阻R1并通過N型MOSFETθ14和N溝MOSFETθ15的工作，輸入MOSFETθ12和θ13對靜電擊穿的耐壓得到了提高。
盡管上面的電路工作效果和對靜電擊穿的耐壓同圖7中所示的實(shí)施例類似，但這個(gè)實(shí)施例中的接口電路的特征是僅用N溝MOSFET作為電壓鉗位MOSFET。寄生雙極晶體管并沒形成一個(gè)閘流管，因?yàn)闆]有用CMOS來構(gòu)成圖7的電壓鉗位MOSFET。結(jié)果，不會由于電壓鉗位MOSFET引起閉鎖(latch-up)，并且元件不需隔開設(shè)置。這樣，與圖7中所示的采用CMOS的情形相比，版圖面積可以減小。
圖10是另一個(gè)實(shí)施了本發(fā)明的接口電路的電路圖。正如本發(fā)明的前述實(shí)施例一樣，用N溝MOSFETθ14和θ15作為輸入一邊的電源VDD2系統(tǒng)中的電壓鉗位MOSFET。換句話說，原來用P溝MOSFETθ形成的保護(hù)二極管由N溝MOSFETθ形成。鉗位MOSFETθ14、θ15和輸入MOSFETθ12、θ13為單漏區(qū)結(jié)構(gòu)。N型鋁寄生MOSFETθ16、θ17同時(shí)用作保護(hù)二極管以提高對靜電擊穿的耐壓。
圖11是另一個(gè)實(shí)施本發(fā)明的接口電路的電路圖。當(dāng)在該實(shí)施例中正常工作期間內(nèi)電源電壓為VDD1＞VDD2時(shí)，通過僅將用于電壓鉗位的MOSFET連到GND2上，對靜電擊穿的耐壓得到了提高并且版圖面積得到減小。
該實(shí)施例的最終效果如下(1)在一個(gè)包含多個(gè)電子電路的半導(dǎo)體集成電路(這些電子電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐凡⒎謩e由多個(gè)獨(dú)立電源引線端提供工作電壓)中，在電源引線端之間配置了保護(hù)元件，例如，具有高閾值電壓因而在電源的正常狀態(tài)下關(guān)閉的單向元件，從而，即使在觸摸半導(dǎo)體集成電路時(shí)由于靜電引起的高壓加到每一個(gè)電源引線端時(shí)，接口電路的輸入MOSFET可以得到有效的保護(hù)，因?yàn)殡娫匆€端通過該保護(hù)元件被放電。
(2)該電子電路由MOSFET構(gòu)成，并且該單向元件為一個(gè)寄生MOSFET，其柵絕緣膜是用場絕緣膜形成的，并且柵與漏相連。因此只有當(dāng)靜電產(chǎn)生時(shí)，該單向元件才有效地工作，而并不影響正常的工作條件。
(3)在一個(gè)由多個(gè)電子電路組成的半導(dǎo)體集成電路中，這些電子電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐凡⒎謩e由多個(gè)獨(dú)立的電源引線端提供工作電壓，將為避免靜電擊穿的一個(gè)電阻和一個(gè)二極管連到了在這些電子電路之間傳輸信號的接口電路的輸入MOS-FET的柵上。從而，即使在觸摸半導(dǎo)體集成電路時(shí)，由于靜電引起的高壓加到電源引線端時(shí)，通過由該電阻和二極管組成的防止靜電擊穿電路，避免了接口電路的輸入MOSFET的柵介質(zhì)被擊穿。
(4)隨著半導(dǎo)體集成電路的進(jìn)步，器件正向微型化發(fā)展。內(nèi)部電路中所用的MOSFET的擊穿電壓不斷降低，并且在一個(gè)半導(dǎo)體襯底上將形成更多的電子電路。結(jié)果是，內(nèi)部電子電路之間的接口電路的擊穿可通過上述(1)到(3)來避免。半導(dǎo)體集成電路的功能和規(guī)?？蛇M(jìn)一步提高。
上面已通過其實(shí)施例對本發(fā)明者所做的發(fā)明作了詳細(xì)說明。然而.本發(fā)明并不局限于上述的實(shí)施例，不用說，在不背離本發(fā)明的精神和范圍的前提下可以進(jìn)行各種方式修改。例如，可配置獨(dú)立的電源電壓引線端以避免在如上所述的這些電子電路之間的噪聲串?dāng)_。更進(jìn)一步，還可給每個(gè)電子電路配置獨(dú)立的電源電壓引線端以給它們提供不同的電源電壓。
此外，寄生二極管可配置在獨(dú)立的電源引線端之間，而保護(hù)電路也可配置在接口電路內(nèi)。由于由漏擴(kuò)散層組成的寄生二極管配置在接口電路的輸出MOSFET的電源線或者電路的地線與襯底之間，當(dāng)襯底等被浮置時(shí)，并不特別需要任何保護(hù)電路。但是，如果它們之間加了一個(gè)高壓，就要使用具高擊穿電壓的元件。
本發(fā)明可廣泛應(yīng)用于具有一個(gè)接口電路的各種半導(dǎo)體集成電路，在該接口電路中由于某種原因配置了多個(gè)電源電壓引線端，并且在通過電源電壓引線端供給工作電壓的電子電路之間傳輸信號，還有如上所述的提供不同電源電壓的類似電子電路，以及如上所述的數(shù)字/模擬混合大規(guī)模集成電路。
在本申請中揭示的該發(fā)明的代表實(shí)施例所得到的結(jié)果如下在一個(gè)由多個(gè)電子電路組成的半導(dǎo)體集成電路中，這些電子電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐凡⒎謩e由多個(gè)獨(dú)立的電源引線端提供工作電壓，在電源引線端之間配置了單向元件，它們分別具有在電源的正常狀態(tài)下使元件關(guān)閉的高的閾值電壓，從而即使當(dāng)在觸摸半導(dǎo)體集成電路時(shí)由于靜電引起的高壓加到每個(gè)電源引線端時(shí)，接口電路的輸入MOSFET可以被有效地保護(hù)，因?yàn)殡娫匆€端通過這些單向元件放電了。
電子電路由MOSFET構(gòu)成，并且該單向元件是一個(gè)寄生MOSFET，其柵絕緣膜利用場絕緣膜形成，并且柵與漏相連。因此只有當(dāng)靜電產(chǎn)生時(shí)該單向元件才有效地工作，而并不影響正常的工作條件。在一個(gè)由多個(gè)電子電路組成的半導(dǎo)體集成電路中，這些電子電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐凡⒎謩e由多個(gè)獨(dú)立的電源引線端提供工作電壓，將為避免靜電擊穿的一個(gè)電阻和一個(gè)二極管連接到用于在電子電路之間傳輸信號的接口電路的輸入MOS-FET的柵上。從而，即使當(dāng)在觸摸半導(dǎo)體集成電路由于靜電引起的高壓加到電源引線端時(shí)，利用由該電阻和二極管構(gòu)成的防靜電擊穿電路，可避免接口電路的輸入MOSFET的柵介質(zhì)擊穿。
隨著半導(dǎo)體集成電路技術(shù)的進(jìn)步，器件正向微型化發(fā)展。內(nèi)部電路中所用的MOSFET的擊穿電壓不斷降低，并且在一個(gè)半導(dǎo)體襯底上將形成更多的電子電路。結(jié)果，內(nèi)部電子電路之間接口電路的擊穿可通過上面所述的措施來避免，從而提高半導(dǎo)體集成電路的功能和規(guī)模。
權(quán)利要求
1.一個(gè)半導(dǎo)體集成電路，包括多個(gè)電子電路，這些電子電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐?，并分別由多個(gè)獨(dú)立的電源引線端提供工作電壓，而且在相應(yīng)的電源引線端之間配置了單向元件，它們分別具有高的閾值電壓以便這些元件在電源的正常狀態(tài)下關(guān)閉。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其中的電子電路由MOSFET構(gòu)成，而單向元件為其柵與漏連在一起的用場絕緣膜形成柵絕緣膜的寄生MOSFET。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中寄生MOSFET的柵電極是用鋁連線形成的。
4.一個(gè)半導(dǎo)體集成電路，包括多個(gè)電子電路和電子電路間用于傳輸信號的接口電路，這些電了電路由多個(gè)獨(dú)立的電源引線端提供工作電壓并由MOSFET組成，其中，位于接口電路輸入一側(cè)的MOSFET有增大的溝道長度并為單漏區(qū)結(jié)構(gòu)，而且在信號傳輸通路上配置了一個(gè)電阻元件。
5.一個(gè)半導(dǎo)體集成電路，包括多個(gè)電子電路和電子電路間用于傳輸信號的接口電路，這些電子電路由多個(gè)獨(dú)立的電源引線端提供工作電壓并由MOSFET組成，其中，在位于接口電路輸入一側(cè)的MOSFET的柵處至少在該電路的電源與地電位的一例配置一個(gè)保護(hù)二極管，并且在信號傳輸通路上配置一個(gè)電阻元件。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路，其中位于接口電路輸入一側(cè)的MOSSFET和構(gòu)成保護(hù)二極管的MOSFET具有增大的溝道長度并為單漏區(qū)結(jié)構(gòu)。
7.一個(gè)半導(dǎo)體集成電路，它包括一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)在該半導(dǎo)體襯底上形成的第一電源引線端，用于給第一電路提供第一工作電壓，和一個(gè)在該半導(dǎo)體襯底上形成的第二電源引線端，用于給第二電路提供第二工作電壓，以及一個(gè)形成在該第一和第二電源引線端之間的半導(dǎo)體襯底上的保護(hù)元件，其中該保護(hù)元件的閾值電壓高于第一和第二工作電壓。
8.如權(quán)利要求7所述的半導(dǎo)體集成電路，還包括連到第一電源引線端并在第一電路中延伸的第一電源連線；連到第二電源引線端并在第二電路中延伸的第二電源連線；電學(xué)上相互獨(dú)立的第一和第二電源連線。
9.如權(quán)利要求8所述的半導(dǎo)體集成電路，其中第一和第二電路有多個(gè)MOSFET，每個(gè)MOSFET包括有在由形成在半導(dǎo)體襯底表面上的一個(gè)場絕緣膜所包圍的區(qū)域內(nèi)形成的源區(qū)和漏區(qū)、一個(gè)柵電極和一個(gè)柵絕緣膜，且該柵絕緣膜比場絕緣膜薄。
10.如權(quán)利要求9所述的半導(dǎo)體集成電路，其中保護(hù)元件包括一個(gè)在半導(dǎo)體襯底的表面上形成的場絕緣膜、在該場絕膜的兩端形成的一對半導(dǎo)體區(qū)，以及在該場絕緣膜上形成的一個(gè)柵電極。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路，其中保護(hù)元件的柵極與一個(gè)半導(dǎo)體區(qū)相連。
12.如權(quán)利要求11所述的半導(dǎo)體集成電路，其中保護(hù)元件的柵極由鋁形成。
13.一個(gè)半導(dǎo)體集成電路，它包括一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)在該半導(dǎo)體襯底上形成的第一電源引線端，用于給第一電路提供一個(gè)第一工作電壓，和一個(gè)在該半導(dǎo)體襯底上形成的第二電源引線端，用于給第二電路提供一個(gè)第二工作電壓；連到第一電源引線端并在該第一電路中延伸的第一電源連線；在第一電路中延伸的第一參考電位連線；連到第二電源引線端并在第二電路中延伸的第二電源連線；在第二電路中延伸的第二參考電位連線；配置在第一電路中并串聯(lián)在第一電源連線和第一參考電位連線間的第一MOSFET和第二MOSFET；配置在第二電路中并串聯(lián)在該第二電源連線和該第二參考電位連線間的第三MOSFET和第四MOSFET，以及一個(gè)連到該第一、第二和第四MOSFET上、用于將第一電路的輸出信號傳輸?shù)降诙娐返男盘栠B線，其中該第一和第二電源連線在半導(dǎo)體襯底上是電學(xué)上相互獨(dú)立的，并且在該信號連線的局部包含有一個(gè)電阻元件。
14.如權(quán)利要求13所述的半導(dǎo)體集成電路，其中第四MOS-FET的柵長大于第二MOSFET的柵長。
15.一個(gè)半導(dǎo)體集成電路，包括一個(gè)半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成的一個(gè)第一電路和一個(gè)第二電路；一個(gè)在該半導(dǎo)體襯底上形成的第一電源引線端，用于給第一電路提供一個(gè)第一工作電壓，和一個(gè)在該半導(dǎo)體襯底上形成的第二電源引線端，用于給第二電路提供一個(gè)第二工作電壓；連到第一電源引線端并在第一電路中延伸的第一電源連線；在第一電路中延伸的第一參考電位連線；連到第二電源引線端并在第二電路中延伸的第二電源連線；在第二電路中延伸的第二參考電位連線；配置在第一電路中并串聯(lián)在第一電源連線和第一參考電位連線間的第一MOSFET和第二MOSFET；配置在該第二電路中并串聯(lián)在第二電源連線和第二參考電位連線間的第三MOSFET和第四MOSFET，以及一個(gè)連到該第一、第二和第四MOSFET上、用于將第一電路的輸出信號傳輸?shù)降诙娐返男盘栠B線，其中該第一和第二電源連線在半導(dǎo)體襯底上是電學(xué)上相互獨(dú)立的，而且在該信號連線與第二參考電位連線之間連接了一個(gè)保護(hù)元件，用于避免當(dāng)一個(gè)過電壓加到該信號連線上時(shí)使第四MOSFET的擊穿。
16.如權(quán)利要求15所述的半導(dǎo)體集成電路，其中信號連線連到第三MOSFET上，第三MOSFET是一個(gè)P溝MOSFET而第四MOSFET為一個(gè)N溝MOSFET。
17.如權(quán)利要求15所述的半導(dǎo)體集成電路，其中保護(hù)元件包括一個(gè)N溝MOSFET，且該MOSFET的柵極連到第二參考電位連線上。
18.如權(quán)利要求17所述的半導(dǎo)體集成電路，它還包括連在信號連線與第二電源連線之間的又一個(gè)保護(hù)元件。
19.如權(quán)利要求18所述的半導(dǎo)體集成電路，其中又一個(gè)保護(hù)元件包括一個(gè)N溝MOSFET；且該MOSFET的柵極連到信號連線上。
20.如權(quán)利要求18所述的半導(dǎo)體集成電路，其中所述又一個(gè)保護(hù)元件為一個(gè)P溝MOSFET；且該MOSFET的柵極連到第二電源連線上。
全文摘要
在由多個(gè)電子電路組成的半導(dǎo)體集成電路(這些電路分別配置了實(shí)現(xiàn)信號傳輸?shù)慕涌陔娐凡⒂啥鄠€(gè)獨(dú)立的電源引線端供電)中配置了保護(hù)元件，它們分別具有在電源正常狀態(tài)下使元件關(guān)閉的高閾值電壓，并將避免靜電擊穿的一電阻和一二極管連到位于電路間執(zhí)行信號傳輸?shù)慕涌陔娐返囊粋€(gè)輸入MOSFET的柵上。即使當(dāng)觸摸時(shí)的靜電引起的高壓加到各電源引線端時(shí)，通過保護(hù)元件或包含電阻和二極管的防止靜電擊穿電路，可避免接口電路的靜電擊穿。
文檔編號H01L21/822GK1119344SQ9510962
公開日1996年3月27日 申請日期1995年7月20日 優(yōu)先權(quán)日1994年7月21日
發(fā)明者丹場裕子, 長谷明廣, 岡崎孝男 申請人:株式會社日立制作所, 日立東部半導(dǎo)體株式會社