專利名稱：高度集成的半導體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲器件及其制造方法，具體地說，涉及到一種高度集成的半導體存儲器件及其制造方法，其中，電容器的有效面積能達到最大，而不必擴大存儲單元的面積。
在半導體存儲器技術(shù)領(lǐng)域中，已作了最大的努力來增加在一塊芯片中存儲單元的數(shù)量。為了達到這一目標，重要的是要使得在有限的芯片表面內(nèi)，由大量存儲單元所形成的存儲單元陣列的面積為最小。
在實現(xiàn)存儲單元面積為最小時，已經(jīng)熟知一個DRAM(動態(tài)隨機存取存儲器)的單個單元具有一個晶體管和一個電容器這一事實。因為在上述存儲單元中電容器占據(jù)了大部分面積，隨著高度集成半導體存儲器的高封裝密度方面的進展，因此十分重要的是增大電容器的電容量并同時使電容器所占有的半導體面積比例為最小，從而有利于信息檢測及減少因α粒子造成的軟誤差。
為了如上所述地使電容器所占面積最小而存儲電容器的電容量為最大，已經(jīng)提出了一種展開堆垛電容器(即Spread Stacked Capacitor，以下稱作SSC)單元結(jié)構(gòu)，其中，每一個存儲單元的存儲電極延伸到相鄰的存儲單元區(qū)域中。在IEDM89的第31頁到34頁已描述了一種有著SSC單元結(jié)構(gòu)的普通存儲單元。
在上述的現(xiàn)有技術(shù)中，在形成晶體管的半導體硅襯底上，通過使每一個存儲單元的源區(qū)域被暴露從而形成延伸到相鄰存儲單元區(qū)域中的電容器的第一電極。按上述SSC單元的結(jié)構(gòu)，能得到一個64兆比特的DRAM。然而，因為第一電容器應當處在后來形成的那些第二電容器之間，所以，用于256兆比特DRAM的電容器所需的足夠存儲面積就受到限制。也就是說，因為第一存儲單元的每一個電容器的尺寸受到第二存儲單元的每一個電容器的限制，向其左、右擴展的第二存儲單元的電容器的延伸程度也應當受到限制，以保持第一存儲單元的各個電容器尺寸的均衡。因此，第二存儲單元的第一個電容器不可能充分地往相鄰于第二存儲單元的各第一存儲單元的電容器中延伸，從而最大地覆蓋第一存儲單元的面積。第一存儲單元的每一個電容器的尺寸應當加大到使第一存儲單元的電容器的尺寸保持均衡，以及使第二存儲單元的每一個電容器充分地延伸到相鄰的第一存儲單元的電容器中。然而，因為在普通的SSC單元結(jié)構(gòu)中，第一存儲單元的每一個電容器的尺寸受到第二存儲單元的每一個電容器的限制，所以對于256兆比特的DRAM(其單元尺寸小于64兆比特DRAM的單元尺寸)來說不足以獲得所需的電容器有效面積。
因而，本發(fā)明的一個目的是提供一種DRAM，其中，為了解決上述的常規(guī)技術(shù)的問題，存儲單元陣列的形成是借助于交替地淀積彼此相鄰的堆垛型電容器單元和組合堆垛-溝道型(combined stack-trench type)電容器單元。
本發(fā)明的另一個目的是提供一種有效地制造具有上述結(jié)構(gòu)的DRAM的制造方法。
為了達到上述目的，根據(jù)本發(fā)明的DRAM的存儲單元陣列按如下方式構(gòu)成。一個高度集成的半導體存儲器件包括多個存儲單元，每一個存儲單元有一個形成在半導體襯底上的開關(guān)晶體管以及堆積在該開關(guān)晶體管上的堆垛電容器，在上述存儲單元中，第一存儲單元的每一個堆垛型電容器的存儲電極延伸到與第一存儲單元相鄰的第二存儲單元的區(qū)域內(nèi)，而第二存儲單元的每一個堆垛型電容器的存儲電極延伸到相鄰的第一存儲單元的區(qū)域中，因此，與第一存儲單元相鄰的第二存儲單元的延伸的存儲電極與第一存儲單元的延伸的存儲電極部分地覆蓋。
其中第一存儲單元的每一個電容器包括在開關(guān)晶體管的源區(qū)和在半導體襯底上形成的堆垛型電容器和溝道型電容器，按這種方式，相應的第一和第二存儲單元交替地、并且彼此相鄰地按橫向和縱向分布。
制造具有前述結(jié)構(gòu)的存儲單元的本方法包括在第一種導電類型半導體襯底上生長場氧化物層來限定活性區(qū)域(active region)的第一步驟;在此活性區(qū)域上形成作為存儲單元的元件的晶體管、以及在所得結(jié)構(gòu)上形成一層第一絕緣層的第二步驟;形成聯(lián)接晶體管的每一個漏區(qū)的位線、以及在所得結(jié)構(gòu)上形成一層第二絕緣層的第三步驟;形成第一開口使得源區(qū)的預定部分露出，以便形成有著組合堆垛-溝道型電容器的第一存儲單元的第四步驟;利用第一開口在半導體襯底上形成溝道的第五步驟;在溝道的內(nèi)表面和第二絕緣層上形成一個電容器、隨后在所得結(jié)構(gòu)上形成一層第三絕緣層的第六步驟;露出相鄰于橫向或縱向的第一存儲單元的晶體管的源區(qū)以形成第二開口的第七步驟;以及通過第二開口形成一個堆垛型電容器的第八步驟。
參考附圖，通過實施例來描述本發(fā)明。其中

圖1是根據(jù)本發(fā)明的存儲單元的部分截面圖;
圖2A到圖2G表明了制造根據(jù)本發(fā)明的存儲單元陣列的方法的一個實施方案;而圖3A到圖3E表明了制造根據(jù)本發(fā)明的存儲單元陣列的方法的另一個實施方案。
如圖1所示，在本發(fā)明的存儲單元陣列中，包括組合堆垛-溝道型電容器11、12和13的存儲單元M1和M3與有著堆垛型電容器20、21和22的存儲單元M2交替并相鄰而分布。在存儲單元中，第一和第三存儲單元M1和M3的存儲電極11(電容器的第一電極)延伸到相鄰的第二存儲單元區(qū)域中，而第二存儲單元M2的存儲電極20也延伸到第一和第三存儲單元M1和M3的區(qū)域中。雖然圖1所示的存儲單元陣列表明了在橫向具有彼此相鄰的存儲單元，但存儲單元陣列在縱向也具有有著組合堆垛-溝道型電容器的存儲單元和有著堆垛型電容器的存儲單元，它們彼此相鄰分布。
圖2A到圖2G表明了制造根據(jù)本發(fā)明的存儲單元陣列的方法的一個實施例。
圖2A表明了在半導體襯底100上形成晶體管和位線5的方法，其中，通過選定的氧化方式，在第一種導電類型半導體襯底100上生長場氧化物層101來首先限定活性區(qū)域。通過插入柵氧化物層，在活性區(qū)域形成用作為柵極1的摻雜第一多晶硅層，同時，晶體管的第一導電層4，例如摻雜第一多晶硅層，在場氧化物層101的任何預定部分形成，使得它們被聯(lián)接到相鄰于場氧化物層分布的存儲單元的柵極上。通過離子注入法，在半導體襯底的表面上在柵極1的每邊形成源區(qū)2和漏區(qū)3，隨后，第一絕緣層I1，例如厚度大約為500 -2000 的HTO(高溫氧化物)層或LTO(低溫氧化物)層在前述結(jié)構(gòu)的整個表面上形成。隨后，在使漏區(qū)的某些部分暴露后，形成了用作為位線的金屬層5。這里，圖2A的結(jié)構(gòu)包括了第一、第二和第三存儲單元M1、M2和M3。
圖2B表明了第二絕緣層I2和第一開口OP1的形成方法，其中，在圖2A所示的過程之后，厚度為約500 -3000 的第二絕緣層I2(例如HTO層)被淀積，并且利用在第二絕緣層上的掩模，形成第一開口OP1，以便露出第一和第三存儲單元M1和M2的源區(qū)2。
圖2C表明了溝道10和用作為電容器第一電極的第二導電層11的形成方法。通過第一開口OP1，腐蝕半導體襯底100以形成溝道10，隨后，用作電容器第一電極的第二導電層11，例如厚度為約200 -3000 的摻雜第二多晶硅層被淀積在溝道10的壁上和第二絕緣層12上，因而形成了圖2C所示的電極圖形。這里，溝道10的深度是根據(jù)預定的電容量在大約0.5μm-10μm的范圍內(nèi)調(diào)節(jié)。
圖2D表明了形成介電膜12和用作為電容器的第二電極的第三導電層13的方法。介電膜12和厚度為約500 -4000 的第三導電層13相繼地生成，從而分別完成了有著組合堆垛-溝道型電容器的第一存儲單元M1和M3。這里，介電膜12具有像HTO層或LTO層的氧化物層結(jié)構(gòu);或氧化物/氮化物/氧化物結(jié)構(gòu)，即ONO結(jié)構(gòu);或者氮化物/氧化物結(jié)構(gòu)，即NO結(jié)構(gòu)。這里，也能用外部溝道型電容器來代替組合堆垛-溝道型電容器，其中，電荷存儲在半導體襯底中溝道的外部區(qū)域中。
圖2E表明了形成第三絕緣層I3和第二開口OP2的方法。在圖2D所表明的過程之后，淀積厚度約500A-3000A的第三絕緣層I3，例如HTO層，隨后，形成第二開口OP2，露出第二存儲單元M2的源區(qū)2。在淀積上厚度為約500 -4000 的BPSG(硼磷硅酸鹽玻璃)之后，通過回熔平面化工藝(planarizing via reflow process)形成第三絕緣層。
圖2F表明了用作第一電極的第四導電層20、介電膜21、以及用作為電容器第二電極的第五導電層22的形成方法。在完成圖2E中表明的過程之后，淀積上厚度約為300 -4000 、用作為電容器第一電極的第四導電層20，例如摻雜的第四多晶硅層，以形成如圖2F所示的電極圖形。隨后，在第四導電層20上相繼形成介電膜21和厚度約500 -4000 、用作為電容器第二電極的第五導電層22，從而完成了有著堆垛型電容器的第二存儲單元M2。這里，介電膜21為氧化物層結(jié)構(gòu)，例如ONO結(jié)構(gòu)或NO結(jié)構(gòu)的HTO層或LTO層。
圖2G表明了形成平面層30和金屬電極31的方法，其中，在圖2F表明的過程之后，淀積平面層30(例如BPSG層)用來平面化，隨后形成金屬電極31，從而完成了有著堆垛型電容器單元和堆垛-溝道型電容器單元的DRAM。
圖3A到圖3E表明了根據(jù)本發(fā)明制造存儲單元陣列的方法的另一實施例。
屬于圖3A表示的過程之前的制造過程與圖2A所描述的過程是一致的，因而被省略了。
圖3A表明了第二絕緣層I2、氮化物層N、以及第四絕緣層14的形成方法。在圖2A所示的過程之后，厚度約為500 -3000 的第二絕緣層I2(例如HTO層)、厚度約為100 -500 的氮化物層N、厚度約為500 -4000 的第四絕緣層I4(例如HTO層)相繼地形成。
圖3B表明了用作為電容器第一電極的第二導電層11和內(nèi)平面層(inter-planarizing layer)32的形成方法，其中，通過把掩模置于第四絕緣層14之上形成第一開口，以使第一和第三存儲單元M1和M3的源區(qū)2暴露出來。通過第一開口腐蝕半導體襯底以便形成溝道10，隨后，淀積厚度約200 -3000 、用作為電容器第一電極的第二導電層11(例如是摻雜的第二多晶硅層)，以便形成如圖3B所示的電極圖形。淀積內(nèi)平面層32，例如SOG(Spin on glass，即在玻片上離心自旋)層以實現(xiàn)平面化。在此過程中，內(nèi)平面層32可以由SOG層和HTO層堆垛而成，或是由BPSG層堆垛而成。溝道10的深度可根據(jù)所需電容量在大約0.5μm到10μm的范圍內(nèi)調(diào)節(jié)。
圖3C表明了形成第二開口和用作電容器第一電極的第四導電層20的方法。在形成內(nèi)平面層32之后，形成第二開口使第二存儲單元M2的源區(qū)2暴露。隨后，淀積厚度為約300 -4000 、用作為電容器第一電極的第四導電層20(例如摻雜的第四多晶硅層)在第二開口及內(nèi)平面層32的表面上，以便形成如圖3C所示的電極圖形。
圖3D表明了除去第四絕緣層和內(nèi)平面層的方法，其中，用氮化物層N作為腐蝕阻擋層，用濕法腐蝕將在第二導電層11和第四導電層20之間淀積的第四絕緣層及內(nèi)平面層除去，從而增大了每一存儲單元的第一電極圖形的表面積。
圖3E表明了形成介電膜33和用作為電容器第二電極的第六導電層34的方法。在圖3D所表明的過程之后，介電膜33同時形成在第二導電層11及第四導電層20上，然后就形成用作為電容器第二電極、厚度約為500 -5000 的第六導電層34(例如是摻雜的第六多晶硅層)，這樣就完成了第一存儲單元M1和M3，以及第二存儲單元M2的制備。這里，介電膜33具有一層氧化物層結(jié)構(gòu)或者例如HTO層或LTO層的ONO結(jié)構(gòu)。
在完成了圖3E所示的過程后，淀積平面層(例如BPSG層)以便完成平面化，隨后形成金屬電極，從而完成了有著堆垛-溝道型電容器單元及堆垛型電容器單元這兩者的DRAM。
如上所述，根據(jù)本發(fā)明的電容器利用了組合堆垛-溝道型電容器作為普通SSC結(jié)構(gòu)的第一電容器，并利用堆垛型電容器作為普通SSC結(jié)構(gòu)的第二電容器。因此，在制造組成堆垛-溝道型(或溝道型)電容器時，每一個電容器能獲得足夠的存儲面積而不必受第二電容器(即堆垛型電容器)之間的距離的限制。此外在第二電容(堆垛型電容器)的形成過程中，與普通的第一電容器(堆垛電容器)比較，第一電容器即組合堆垛-溝道型(或溝道型)電容器能很明顯地降低臺階覆蓋(step coverage)問題，因此，工藝過程能容易地完成。
更進而，在本發(fā)明的存儲單元陣列中，因為有著組合堆垛-溝道型(或溝道型)電容器的第一存儲單元和有著堆垛型電容器的第二存儲單元彼此相鄰地按橫向和縱向安置，結(jié)果帶來的好處是消除了在帶有溝道的存儲單元之間的漏電流及因α粒子引起的軟誤差。
進而，通過對本發(fā)明的第二實施例中用作電容器第一電極的導電層之下所設(shè)置的氧化物層和內(nèi)平面層進行腐蝕，導電層的上部、側(cè)邊部、以及底部的面積都被用作為電容器的第一電極，從而使電容器的存儲面積達到最大。因而，通過結(jié)構(gòu)的設(shè)計使得因高度集成半導體存儲器件封裝密度的增大而造成電容量減小的問題得到改善。
權(quán)利要求
1.一種高度集成半導體存儲器件，包括多個存儲單元，每一個存儲單元有一個形成在半層體襯底上的開關(guān)晶體管以及堆積在上述開關(guān)晶體管上的堆垛電容器，其特征在于，在上述存儲單元中的第一存儲單元的每一個堆垛型電容器的存儲電極延伸到與第一存儲單元相鄰的第二存儲單元的區(qū)域內(nèi)，而上述第二存儲單元的每一個堆垛型電容器的存儲電極延伸到相鄰的第一存儲單元的區(qū)域中，從而使得與上述第一存儲單元相鄰的上述第二存儲單元的延伸的存儲電極與上述第一存儲單元的延伸的存儲電極部分地相覆蓋，其中，上述第一存儲單元的每一個電容器包括上述的堆垛型電容器和一個形成在上述開關(guān)晶體管的源區(qū)和半導體襯底上的溝道型電容器。
2.一種如權(quán)利要求1的高度集成半導體存儲器件，其特征在于，其中上述的第一存儲單元和第二存儲單元被交替地并且彼此相鄰地在橫向和縱向上分布。
3.一種如權(quán)利要求2的高度集成半導體存儲器件，其特征在于，其中上述兆道型電容器是外溝道型電容器。
4.一種如權(quán)利要求3的高度集成半導體存儲器件，其特征在于，其中，上述溝道的深度在大約0.5μm-10μm的范圍。
5.一種制造高度集成半導體存儲器件的方法，其特征在于包括以下的步驟在第一種導電類型半導體襯底上生長場氧化物層來限定活性區(qū)域;在上述活性區(qū)域上形成作為存儲單元元件的晶體管，以及在所得結(jié)構(gòu)上形成一層第一絕緣層;形成聯(lián)接上述晶體管的相應漏區(qū)的位線、以及在所得結(jié)構(gòu)上形成一層第二絕緣層;通過露出源區(qū)的預定部分形成第一開口，以形成有著組合堆垛-溝道電容器的第一存儲單元;利用上述第一開口在半導體襯底上形成溝道;在上述溝道表面和第二絕緣層上形成電容器，以及在所得結(jié)構(gòu)上形成一層第三絕緣層;形成第二開口，以便露出與上述第一存儲單元在橫向和縱向相鄰分布的晶體管的源區(qū);以及通過上述第二開口形成堆垛型電容器。
6.一種如權(quán)利要求5的制造高度集成半導體存儲器件的方法，其特征在于，其中，上述的形成第二絕緣層的步驟包括在形成上述位線之后相繼地形成一層第一氧化物層、一層氮化物層和一層第二氧化物層的步驟。
7.一種如權(quán)利要求5的制造高度集成半導體存儲器件的方法，其特征在于，其中形成電容器和第三絕緣層的步驟包括在上述溝道的表面和第二氧化物層上形成用作電容器第一電極的導電層，和隨后在所得結(jié)構(gòu)上淀積一層內(nèi)平面層。
8.一種根據(jù)權(quán)利要求7的制造高度集成半導體存儲器件的方法，其特征在于，其中上述形成堆垛型電容器的步驟包括通過第二開口形成一層用作為堆垛型電容器第一電極的導電層。
9.一種根據(jù)權(quán)利要求5的制造高度集成半導體存儲器件的方法，其特征在于，其中上述第一氧化物層和第二氧化物層是HTO層。
10.一種根據(jù)權(quán)利要求7的制造高度集成半導體存儲器件的方法，其特征在于，其中上述內(nèi)平面層是一層SOG層。
11.一種根據(jù)權(quán)利要求7的制造高度集成半導體存儲器件的方法，其特征在于，其中上述內(nèi)平面層是由SOG層和HTO層形成的堆垛層。
12.一種根據(jù)權(quán)利要求7的制造高度集成半導體存儲器件的方法，其特征在于，其中上述內(nèi)平面層是由HTO層和BPSG層形成的堆垛層。
13.一種根據(jù)權(quán)利要求7的制造高度集成半導體存儲器件的方法，其特征在于，其中在上述形成電容器和第三絕緣層的步驟之后，除去在上述氮化物層上的第二氧化物層和內(nèi)平面層。
14.一種根據(jù)權(quán)利要求13的制造高度集成半導體存在器件的方法，其特征在于其中是用濕腐蝕法除去上述第二氧化物層和內(nèi)平面層。
15.一種根據(jù)權(quán)利要求13的制造高度集成半層體存儲器件的方法，其特征在于，其中在上述的腐蝕氧化物層和內(nèi)平面層的步驟之后，在露出的上述導電層的整個表面上同時形成介電膜。
16.一種根據(jù)權(quán)利要求15的制造高度集成半導體存儲器件的方法，其特征在于其中形成上述介電膜的步驟包括在上述露出的導電層表面上形成第一氧化物層、在上述第一氧化物層上形成氮化物層、以及在上述氮化物層上形成第二氧化物層。
17.一種根據(jù)權(quán)利要求5的制造高度集成半導體存儲器件的方法，其特征在于，其中上述的第一、第二和第三絕緣層是HTO層。
18.一種根據(jù)權(quán)利要求5的制造高度集成半導體存儲器件的方法，其特征在于，其中上述第三絕緣層的形成是在形成第一存儲單元的電容器的步驟之后，淀積并回熔一層厚度約為500 -4000 的BPSG層。
全文摘要
一種高度集成半導體存儲器件，包括多個在橫向和縱向交替地淀積了堆垛型電容器和組合堆垛一溝道型電容器構(gòu)成的存儲單元。存儲單元電容器的第一存儲電極延伸覆蓋相鄰存儲單元的電容器的存儲電極。在襯底上形成組合堆垛—溝道電容器來增加存儲電容量，它允許堆垛型電容器的存儲電極延伸以便增大存儲電容量。由于堆垛—溝道型電容器和堆垛型電容器的交替安置，防止了堆垛—溝道型電容器的臺階覆蓋、漏電流和軟誤差。
文檔編號H01L27/108GK1059050SQ9010927
公開日1992年2月26日 申請日期1990年11月15日 優(yōu)先權(quán)日1990年8月14日
發(fā)明者金晟泰, 金景勛, 高在弘, 崔壽漢 申請人:三星電子株式會社