專利名稱：一種頂部基片連接的cmos集成電路及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及制造半導(dǎo)體集成電路各種芯片的領(lǐng)域，以及更準(zhǔn)確地說，涉及互補(bǔ)金屬氧化物半導(dǎo)體各種芯片的制造方法。
在現(xiàn)有技術(shù)中已知的一種類型的半導(dǎo)體集成電路就是通常所說的互補(bǔ)金屬氧化物半導(dǎo)體或CMOS。各種CMOS集成電路顯示出較快的開關(guān)時(shí)間和較低的電力消耗。因此，各種CMOS集成電路十分適合于多種多樣的包括計(jì)算機(jī)的應(yīng)用。
一種典型的CMOS制造工藝一開始時(shí)在一塊低電阻率的襯底上形成一層高電阻率外延層。其次用傳統(tǒng)的光刻工藝生產(chǎn)出一片所要求的電子元件或集成電路。為了使該制成的器件正常地工作，需要有一個(gè)連到低電阻率襯底上的電氣的連接。倘若采用的是一種針腳式引線接合工藝，是在器件上每個(gè)接點(diǎn)焊接區(qū)之間連接細(xì)導(dǎo)線而且在器件封裝內(nèi)連接它們各自的引入線，則該連接可以在襯底的暴露底面進(jìn)行。
然而，倘若該器件是采用一種帶式自動(dòng)鍵合(TAB)工藝封裝的話，則與襯底的該種連接必須置于暴露的襯底的對(duì)面即在該器件的上表面上，亦即在通常包含各有源元件的那個(gè)表面上。根據(jù)一種已知的建立上側(cè)襯底連接的方法，首先完成建立有源元件所需的全部工藝過程。接著，通過該器件的上表面引入一個(gè)側(cè)向地圍繞該器件周圍伸展的雜質(zhì)區(qū)。于是該器件須經(jīng)傳統(tǒng)的加熱過程以將該雜質(zhì)區(qū)向下擴(kuò)進(jìn)該外延層。因?yàn)樵撘淹瓿傻母饔性丛荒荛L時(shí)間被暴露于過高溫度而不損壞，該雜質(zhì)擴(kuò)散僅僅部分地通過該外延層而實(shí)際上沒有到達(dá)該低電阻率的襯底。
這一方法的一個(gè)主要缺點(diǎn)是，由該擴(kuò)散的雜質(zhì)建立的連接由于高電阻率外延層的不充分滲透，勢必會(huì)具有一個(gè)較大的電阻。該大電阻的連接增大了使器件可能經(jīng)受一種被稱為“閉鎖”狀態(tài)的可能性，在該狀態(tài)下，該器件變得完全不能工作。
本發(fā)明提供一種新穎的而且經(jīng)過改進(jìn)的、具有一個(gè)上側(cè)電氣連接到襯底的CMOS器件及其制造方法。一層高電阻率的外延層被施加到一塊低電阻率的襯底上。接著，一個(gè)高濃度的雜質(zhì)區(qū)圍繞著該外延層的周圍被滲入。一旦這個(gè)高濃度區(qū)已在適當(dāng)位置而且在所有各有源元件被形成之前，該區(qū)就在受控狀態(tài)下被加熱，致使各種雜質(zhì)向下擴(kuò)散通過該外延層直至它們接觸到該低電阻率的襯底為止。
結(jié)果，一個(gè)連到襯底的上側(cè)連接被建成，該連接具有一個(gè)顯著降低的電阻。該上側(cè)連接法可與TAB封裝工藝兼容，而且該降低了的連接電阻增強(qiáng)了該器件的抗閉鎖性。
本發(fā)明在附加的權(quán)利要求書里被詳細(xì)指出。本發(fā)明的該以上的和進(jìn)一步的優(yōu)點(diǎn)參照以下說明連同附圖可以得到更好的了解，其中

圖1到圖8，用剖面圖形式描繪根據(jù)本發(fā)明建造的一個(gè)半導(dǎo)體器件中的順序制造步驟。
圖1以剖面顯示出一個(gè)半導(dǎo)體襯底2。該襯底2可能包含，例如，一塊摻硼的具有近似0.002-0.008歐姆/厘米的較低電阻率的襯底。如在圖2中所示，一個(gè)較高電阻率(10-60歐姆/厘米)材料的外延層4接著被生長在襯底2的上表面。為方便起見，該襯底2和該外延層4將被集合起來作為一個(gè)組合物6來述及。
該組合物6在一個(gè)傳統(tǒng)的工藝狀態(tài)下被加熱，如在圖3中所示，以形成一層絕緣的二氧化硅層8在外延層4的上層表面。于是，該二氧化硅層8通過一個(gè)傳統(tǒng)的光刻工藝被刻圖和刻蝕。如在圖4中畫出，一層光致抗蝕層10被涂覆到該二氧化硅層8的上表面。接著，光通過掩模12被射入，因此光致抗蝕層10在預(yù)選定的圖案下曝光。
如在圖5中所畫的，光致抗蝕層10被曝光的各部分于是沿著下伏的那層二氧化硅層8上的各部分全被除去而留下兩個(gè)孔徑14和一個(gè)孔徑16。該孔徑14實(shí)際上是一個(gè)“環(huán)”的部分，該環(huán)圍繞該二氧化硅層8的周圍側(cè)向地延展，并且最終如以下說明的將確定一個(gè)上側(cè)到襯底2的電氣連接的位置。然而應(yīng)該理解氖牽蒙喜嗟礁貿(mào)牡椎牧涌梢耘渲迷詼躉璨 表面上任一方便的位置而并不需要圍繞它的周圍延展。
與該兩個(gè)孔徑14相反，該孔徑16顯示出可能用作為一個(gè)預(yù)選定的半導(dǎo)體元件，例如晶體管的位置。
如在圖6中所畫出，一個(gè)具有較低的各種雜質(zhì)濃度的區(qū)域18被形成在每個(gè)孔徑14和16底下外延層4的各部分。該區(qū)域18例如可以通過一種常規(guī)的離子注入工藝來形成。通過采用一個(gè)較低的注入能，該區(qū)域18保持在較淺深度。
接著，如在圖7中所示，一個(gè)新的光致抗蝕層20被涂覆到二氧化硅層8上。然而與圖4相反，該光致抗蝕層20被刻制成這樣的圖案以致它只復(fù)蓋孔徑16以及另外類似的各孔徑，亦即另外的那些孔徑相應(yīng)于供各種半導(dǎo)體元件的部位。換句話說，除了孔徑14(該孔徑確定襯底連接的部位)之外，所有各孔徑全被復(fù)蓋上光致抗蝕層20。在這點(diǎn)上，一個(gè)較高的雜質(zhì)濃度被通過孔徑14滲入，因此在孔徑14的下面外延層4的該部分形成一個(gè)高濃度區(qū)域22。如上所述，一種常規(guī)的離子注入工藝可以應(yīng)用于形成該高濃度區(qū)域22。
該光致抗蝕層20被除去，然后在受控條件下將該組合物6，包括該二氧化硅層8和各區(qū)域18和22加熱。如在圖8中所畫的，這一加熱過程導(dǎo)致在每個(gè)孔徑14和16上形成一層二氧化硅層24。該加熱過程還導(dǎo)致各種雜質(zhì)在區(qū)域18和22通過該外延層4向下擴(kuò)散。此外，襯底2中的各種雜質(zhì)勢必要向上擴(kuò)散直到外延層4。該加熱過程的溫度和持續(xù)時(shí)間被這樣控制以致該高濃度區(qū)域22正好擴(kuò)進(jìn)該低電阻率的襯底2而且實(shí)際上接觸到從襯底2向上擴(kuò)散的各種雜質(zhì)。由于該區(qū)域18包含一個(gè)比該區(qū)域22低的雜質(zhì)濃度，該區(qū)域18僅部分地通過該外延層4擴(kuò)散。
該經(jīng)擴(kuò)散生成的區(qū)域22提供一條從該襯底2通到外延層4的低電阻的通道。該降低了電阻的通道在該器件被應(yīng)用于一個(gè)電路設(shè)計(jì)中時(shí)可增強(qiáng)該制成器件的抗閉鎖性。其后，一些另外的傳統(tǒng)工藝工序(未畫出)被用來完成所要求的半導(dǎo)體各元件的制作。一個(gè)傳統(tǒng)的接點(diǎn)焊接區(qū)(未畫出)可以配置于一個(gè)與該區(qū)域22進(jìn)行電氣接觸的所要求的位置。
該上述說明曾被局限于本發(fā)明的一個(gè)特殊的實(shí)施例。顯然，在實(shí)現(xiàn)本發(fā)的某些或全部優(yōu)點(diǎn)的情況下是可以進(jìn)行各種變化和各種改進(jìn)的。因此，附帶的權(quán)利要求書的目的是復(fù)蓋所有這些在本發(fā)明實(shí)質(zhì)精神和目標(biāo)內(nèi)的各種變化和各種改進(jìn)。
權(quán)利要求
1.制造一種半導(dǎo)體器件的一種方法，所述器件包括一個(gè)組合物，該組合物包括一塊具有一個(gè)上表面和下表面的襯底以及一層在其所述上表面上形成的在其中可以形成各種有源元件的薄層，其特征在于，所述方法包括下列各個(gè)工序在所述薄層上面形成一層絕緣的薄層；在所述絕緣薄層上刻制圖案以形成一個(gè)貫通該薄層的孔徑；通過所述孔徑注入各種雜質(zhì)，以致一個(gè)有各種雜質(zhì)的區(qū)域被淀積在所述孔徑下面的薄層中；以及把所述有各種雜技的區(qū)域向下擴(kuò)散通過所述薄層到所述襯底，由此在所述襯底和所述孔徑之間形成一條導(dǎo)電的通道。
2.根據(jù)權(quán)利要求1的方法，其特征在于所述各種雜質(zhì)是通過一種離子注入工藝注入的。
3.一種半導(dǎo)體器件，該器件包括一個(gè)組合物，該組合物包括一塊具有一個(gè)上表面的和一個(gè)下表面的襯底以及一層在其所述上表面上形成的在其中可以形成各種有源元件的薄層，所述器件的特征包括;一層絕緣的薄層，所述絕緣薄層是被處置在所述薄層上的，所述絕緣薄層具有一個(gè)貫通該薄層而配置的孔徑;以及一個(gè)有各種雜質(zhì)的區(qū)，所述區(qū)被配置在所述薄層中而且處于所述孔徑的下面，從而所述區(qū)形成一條導(dǎo)電通道，延展通過所述薄層并與所述襯底接觸。
4.制造一種半導(dǎo)體器件的一種方法，所述器件包括一個(gè)組合物，該組合物包括一塊具有一個(gè)上表面和下表面的襯底以及一片在其所述上表面上形成的在其中可以形成各種有源元件的薄層，其特征在于所述方法包括下列各個(gè)工序在所述薄層上面形成一層絕緣的薄層;在所述絕緣的薄層上刻制圖案以形成許多貫通該薄層的孔徑，最少所述各孔徑之一為一個(gè)襯底接觸孔徑，所述襯底接觸孔徑確定供連到所述襯底的一條導(dǎo)電通道用的一個(gè)位置，最少所述各孔徑中的另一個(gè)孔徑為一個(gè)元件孔徑，所述元件孔徑確定供一個(gè)預(yù)選定的半導(dǎo)體元件用的一個(gè)位置;通過全部所述孔徑引入各種雜質(zhì)，致使一個(gè)有各種雜質(zhì)的區(qū)被淀積在每個(gè)孔徑下面的薄層里;對(duì)所述絕緣薄層涂覆一層暫時(shí)性的保護(hù)涂層，所述保護(hù)涂層形成在預(yù)選定的圖案中，從而只有所述元件孔徑才被復(fù)蓋上所述保護(hù)涂層;通過所述襯底接觸孔徑將附加的各種雜質(zhì)引進(jìn)所述薄層;除去所述保護(hù)涂層;以及把所述各種雜質(zhì)向下擴(kuò)散通過所述薄層到達(dá)所述襯底，由此在所述襯底和所述襯底接觸孔徑之間形成一條導(dǎo)電的通道。
全文摘要
一種新穎的而且經(jīng)過改進(jìn)的CMOS制作工藝提供一種具有一個(gè)低的電阻的上側(cè)連接到其襯底的器件。該上側(cè)襯底連接增強(qiáng)了該器件的抗閉鎖性，而且適宜應(yīng)用于各種帶式自動(dòng)鍵合(TAB)封裝工藝。
文檔編號(hào)H01L21/8238GK1031155SQ8810263
公開日1989年2月15日 申請日期1988年4月30日 優(yōu)先權(quán)日1987年5月1日
發(fā)明者格雷戈里·J·格魯拉, 安德烈·I·納洋 申請人:數(shù)字設(shè)備公司