專利名稱:利用浮動(dòng)和/或偏置多晶硅區(qū)域的靜電保護(hù)系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路。更具體地說，本發(fā)明提供了一種利用浮動(dòng)和/或偏置的多晶硅區(qū)域進(jìn)行靜電放電(eletrostatic discharge，ESD)保護(hù)的系統(tǒng)和方法。作為示例，本發(fā)明已被應(yīng)用于輸入/輸出(I/O)設(shè)備。但是應(yīng)當(dāng)認(rèn)識(shí)到本發(fā)明有更廣闊的應(yīng)用范圍。
背景技術(shù)：
集成電路或“IC”已經(jīng)從單個(gè)硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬(wàn)計(jì)的器件。當(dāng)前的IC提供的性能和復(fù)雜度遠(yuǎn)遠(yuǎn)超出了最初的預(yù)想。為了在復(fù)雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進(jìn)步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代集成電路的發(fā)展而變得更小。目前制備的半導(dǎo)體器件的特征尺寸小于1/4微米。
日益增加的電路密度不僅提高了IC的性能和復(fù)雜度，還給消費(fèi)者提供了更低的成本。IC制造設(shè)備可能花費(fèi)數(shù)億，甚至數(shù)十億美元。每種制造設(shè)備都有一定的晶片產(chǎn)量，每個(gè)晶片在其上都有一定數(shù)目的IC。因此，通過使IC的各個(gè)器件更小，可以在每個(gè)晶片上制作更多的器件，從而增大了制造設(shè)備的輸出量。使器件更小是非常有挑戰(zhàn)性的，這是因?yàn)榻o定工藝和/或器件布圖一般只能工作到某一特征尺寸。這種極限的一個(gè)示例就是I/O晶體管所提供的ESD保護(hù)。有效的保護(hù)通常要求降低I/O晶體管的擊穿電壓，但是減小擊穿電壓可能是困難的。傳統(tǒng)上，ESD注入已被用于調(diào)整擊穿電壓，但是ESD注入通常增加了制造復(fù)雜度，這使得有效性受限。
從以上內(nèi)容看出，需要一種改進(jìn)的ESD保護(hù)技術(shù)。

發(fā)明內(nèi)容本發(fā)明涉及集成電路。更具體地說，本發(fā)明提供了一種利用浮動(dòng)和/或偏置的多晶硅區(qū)域進(jìn)行靜電放電(ESD)保護(hù)的系統(tǒng)和方法。作為示例，本發(fā)明已被應(yīng)用于輸入/輸出(I/O)設(shè)備。但是應(yīng)當(dāng)認(rèn)識(shí)到本發(fā)明有更廣闊的應(yīng)用范圍。
在特定實(shí)施例中，本發(fā)明提供了一種用于靜電放電保護(hù)的系統(tǒng)。該系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，該系統(tǒng)包括多晶硅區(qū)域。多晶硅區(qū)域經(jīng)由介電層與襯底相隔離，并且多晶硅區(qū)域與多個(gè)柵極區(qū)域中的每一個(gè)交叉。多晶硅區(qū)域的至少一部分在有源區(qū)上。
根據(jù)本發(fā)明另一個(gè)實(shí)施例，一種用于靜電放電保護(hù)的系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，該系統(tǒng)包括第一多個(gè)多晶硅區(qū)域。這第一多個(gè)多晶硅區(qū)域經(jīng)由第一多個(gè)介電層與襯底相隔離。這第一多個(gè)多晶硅區(qū)域中每一個(gè)的至少一部分在有源區(qū)上，并且第一多個(gè)多晶硅區(qū)域彼此不直接接觸。
根據(jù)本發(fā)明另一個(gè)實(shí)施例，一種用于靜電放電保護(hù)的系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，該系統(tǒng)包括多個(gè)多晶硅區(qū)域。這多個(gè)多晶硅區(qū)域經(jīng)由多個(gè)介電層與襯底相隔離。這多個(gè)多晶硅區(qū)域在多個(gè)漏極區(qū)域之一上，或者在多個(gè)源極區(qū)域之一上。這多個(gè)多晶硅區(qū)域彼此不直接接觸，并且多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。
與傳統(tǒng)技術(shù)相比，本發(fā)明實(shí)現(xiàn)了許多優(yōu)點(diǎn)。例如，本技術(shù)提供了一種容易使用的系統(tǒng)和方法。根據(jù)某些實(shí)施例，該系統(tǒng)和方法與傳統(tǒng)技術(shù)兼容。本發(fā)明的某些實(shí)施例改進(jìn)了I/O ESD保護(hù)技術(shù)。例如，MOS晶體管的結(jié)擊穿電壓被降低。在另一個(gè)示例中，I/O晶體管可以導(dǎo)通結(jié)擊穿，從而防止或減小對(duì)ESD應(yīng)力引起的自保護(hù)的損壞。本發(fā)明的某些實(shí)施例可以有效地延遲當(dāng)ESD應(yīng)力電流到達(dá)柵極區(qū)域的時(shí)間。本發(fā)明的某些實(shí)施例遵從ESD設(shè)計(jì)規(guī)則。例如，為了消散由高密度ESD電流產(chǎn)生的大量熱量，ESD設(shè)計(jì)規(guī)則通常允許在柵極區(qū)域和漏極觸點(diǎn)之間有相對(duì)較大的間隔。在另一個(gè)示例中，可以插入多晶硅區(qū)域到I/O晶體管的漏極區(qū)域，以增加電流通路的長(zhǎng)度并提升漏極電阻，而不違反ESD設(shè)計(jì)規(guī)則。本發(fā)明的某些實(shí)施例提供了與浮動(dòng)和/或偏置的多晶硅區(qū)域相鄰的口袋注入?yún)^(qū)域。例如，口袋注入?yún)^(qū)域通過用于制作I/O晶體管的口袋注入工藝制作。在另一個(gè)示例中，口袋注入比襯底中的p阱更為重?fù)诫s，并且源極和漏極區(qū)域包括N+區(qū)域?？诖⑷?yún)^(qū)域和N+區(qū)域形成了具有低結(jié)擊穿電壓的突變結(jié)。取決于實(shí)施例，可以實(shí)現(xiàn)這些優(yōu)點(diǎn)中的一個(gè)或多個(gè)。在本說明書特別是下文中，將詳細(xì)描述這些以及其它優(yōu)點(diǎn)。
參考隨后的詳細(xì)說明和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點(diǎn)。
圖1是用于靜電放電保護(hù)的簡(jiǎn)化的傳統(tǒng)系統(tǒng)；圖2是根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)；圖3是根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化橫截面圖；圖4(A)和4(B)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明某些實(shí)施例的I/O晶體管擊穿電壓的減?。粓D5是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)；圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)；圖7(A)和7(B)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明某些實(shí)施例的I/O晶體管擊穿電壓的減??；圖8(A)和8(B)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)；圖9(A)、9(B)和9(C)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明其他實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)；
圖10(A)、10(B)和10(C)示出了用于制作根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)的簡(jiǎn)化方法；圖11是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)。
具體實(shí)施方式本發(fā)明涉及集成電路。更具體地說，本發(fā)明提供了一種利用浮動(dòng)和/或偏置的多晶硅區(qū)域進(jìn)行靜電放電(ESD)保護(hù)的系統(tǒng)和方法。作為示例，本發(fā)明已被應(yīng)用于輸入/輸出(I/O)設(shè)備。但是應(yīng)當(dāng)認(rèn)識(shí)到本發(fā)明有更廣闊的應(yīng)用范圍。
圖1是用于靜電放電保護(hù)的簡(jiǎn)化的傳統(tǒng)系統(tǒng)。系統(tǒng)1100包括柵極區(qū)域1110、源極區(qū)域1120、漏極區(qū)域1130、有源區(qū)1150和多晶硅區(qū)域1160。柵極區(qū)域1110、源極區(qū)域1120和漏極區(qū)域1130被用來(lái)形成有源區(qū)1150中的I/O晶體管。柵極區(qū)域經(jīng)由多晶硅區(qū)域1160彼此短路，多晶硅區(qū)域1160完全位于有源區(qū)1150的外部。圖2是根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)。該圖僅僅是一個(gè)示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。系統(tǒng)100包括以下組件1.柵極區(qū)域110；2.源極區(qū)域120；3.漏極區(qū)域130；4.多晶硅區(qū)域140；5.有源區(qū)150。
盡管以上示出了系統(tǒng)100的組件的選定組合，但是可以有許多替換、修改和變化。例如，可以擴(kuò)展和/或組合某些組件?？梢圆迦肫渌慕M件到上述組合中。取決于實(shí)施例，組件的安排可以交換為其他替代組件。例如，有源區(qū)150中的I/O晶體管是PMOS晶體管。在本說明書特別是下文中將詳細(xì)描述這些組件。
柵極區(qū)域110、源極區(qū)域120和漏極區(qū)域130被用來(lái)形成有源區(qū)150中的I/O晶體管。例如，有源區(qū)150包括源極區(qū)域120和漏極區(qū)域130。在另一個(gè)示例中，每個(gè)源極區(qū)域120包括摻雜區(qū)域，每個(gè)漏極區(qū)域130包括摻雜區(qū)域。在另一個(gè)示例中，有源區(qū)150中的I/O晶體管是NMOS晶體管。如圖2中所示，多晶硅區(qū)域140與柵極區(qū)域110交叉。柵極區(qū)域110電連接到多晶硅區(qū)域140。在一個(gè)實(shí)施例中，多晶硅區(qū)域140與柵極區(qū)域110具有相同的電壓電位。在另一個(gè)實(shí)施例中，多晶硅區(qū)域140包圍了源極區(qū)域120和漏極區(qū)域130。例如，多晶硅區(qū)域140部分或完全地位于有源區(qū)150內(nèi)部。在另一個(gè)示例中，柵極區(qū)域110經(jīng)由位于有源區(qū)150外部的另一個(gè)多晶硅區(qū)域而彼此短路。
圖3是根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)100的簡(jiǎn)化橫截面圖。該圖僅僅是一個(gè)示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。系統(tǒng)100還包括襯底160和介電層170。襯底160包括有源區(qū)150，并且經(jīng)由介電層170與多晶硅區(qū)域140相隔離。例如，介電層170包括二氧化硅。如圖3中所示，有源區(qū)150被淺溝道隔離(STI)區(qū)域210所隔離。例如在頂視圖中，多晶硅區(qū)域140部分地位于I/O晶體管的有源區(qū)150的內(nèi)部。
在一個(gè)實(shí)施例中，襯底160被摻雜為p型。源極區(qū)域120和漏極區(qū)域130包括N+區(qū)域。例如，襯底160還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底160還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的N+區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底160還包括利用口袋注入(pocket implant)形成的兩個(gè)p型區(qū)域。
圖4(A)和(B)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明某些實(shí)施例的I/O晶體管擊穿電壓的減小。這些圖僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。圖4(A)對(duì)應(yīng)于NMOS I/O晶體管，圖4(B)對(duì)應(yīng)于PMOS I/O晶體管。另外，曲線310和330描述了如圖1和2所示被多晶硅區(qū)域140包圍的I/O晶體管，曲線320和340描述了不被多晶硅區(qū)域140包圍的I/O晶體管。
如圖4(A)中所示，測(cè)量晶體管電流IB，DS的幅度作為晶體管電壓VB，DS的函數(shù)。電流IB，DS從NMOS I/O晶體管的體區(qū)域流到漏極和源極區(qū)域。晶體管電壓VB，DS代表從體區(qū)域到漏極和源極區(qū)域的電壓降，并且漏極和源極區(qū)域處于相同的電壓電位。曲線310和320的比較表明加入多晶硅區(qū)域140后可以明顯減小擊穿電壓的幅度。例如，減小量約等于2V。如圖4(B)所示，測(cè)量晶體管電流IDS，B的幅度作為晶體管電壓VDS，B的函數(shù)。電流IDS，B從PMOS I/O晶體管的漏極和源極區(qū)域流到體區(qū)域。晶體管電壓VDS，B代表從漏極和源極區(qū)域到體區(qū)域的電壓降，并且漏極和源極區(qū)域處于相同的電壓電位。曲線330和340的比較表明加入多晶硅區(qū)域140后可以明顯減小擊穿電壓的幅度。例如，減小量約等于2V。
如上所述并且這里要進(jìn)一步加以強(qiáng)調(diào)的，圖2和3僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。圖5是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)。系統(tǒng)100中的多晶硅區(qū)域140被多晶硅區(qū)域410、420和430所代替。例如，多晶硅區(qū)域410、420和430以及柵極區(qū)域110包圍了漏極區(qū)域130。多晶硅區(qū)域410、420和430部分或完全地位于有源區(qū)150的內(nèi)部，并且經(jīng)由介電層與襯底相隔離。例如，介電層包括二氧化硅。在另一個(gè)示例中，介電層彼此隔離，也可以彼此接觸。在另一個(gè)示例中，柵極區(qū)域110經(jīng)由位于有源區(qū)150外部的另一個(gè)多晶硅區(qū)域而彼此短路。
在一個(gè)實(shí)施例中，襯底被摻雜為p型。源極區(qū)域120和漏極區(qū)域130包括N+區(qū)域。例如，襯底還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底160還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的N+區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底160還包括利用口袋注入形成的兩個(gè)p型區(qū)域。
圖6是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)。該圖僅僅是一個(gè)示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。系統(tǒng)500包括以下組件1.柵極區(qū)域510；2.源極區(qū)域520；3.漏極區(qū)域530；4.多晶硅區(qū)域540；5.有源區(qū)550。
盡管以上示出了系統(tǒng)500的組件的選定組合，但是可以有許多替換、修改和變化。例如，可以擴(kuò)展和/或組合某些組件。可以插入其他的組件到上述組合中。取決于實(shí)施例，組件的安排可以交換為其他替代組件。例如，有源區(qū)550中的I/O晶體管是PMOS晶體管。在本說明書特別是下文中將詳細(xì)描述這些組件。
柵極區(qū)域510、源極區(qū)域520和漏極區(qū)域530被用來(lái)形成有源區(qū)550中的I/O晶體管。例如，有源區(qū)550包括源極區(qū)域520和漏極區(qū)域530。在另一個(gè)示例中，有源區(qū)550中的I/O晶體管是NMOS晶體管。如圖6中所示，多晶硅區(qū)域540不與柵極區(qū)域510交叉。柵極區(qū)域510不與多晶硅區(qū)域540直接接觸。例如，多晶硅區(qū)域540包括多個(gè)子區(qū)域，這多個(gè)子區(qū)域彼此不直接接觸。
在一個(gè)實(shí)施例中，多晶硅區(qū)域540至少部分地在源極區(qū)域520和漏極區(qū)域530的周圍。在另一個(gè)實(shí)施例中，多晶硅區(qū)域540部分或完全地位于有源區(qū)550的內(nèi)部。在另一個(gè)實(shí)施例中，多晶硅區(qū)域540經(jīng)由介電層與襯底相隔離。例如，介電層包括二氧化硅。在另一個(gè)示例中，介電層彼此隔離，也可以彼此直接接觸。在另一個(gè)示例中，柵極區(qū)域510經(jīng)由位于有源區(qū)550外部的另一個(gè)多晶硅區(qū)域而彼此短路。
在另一個(gè)實(shí)施例中，襯底被摻雜為p型。源極區(qū)域520和漏極區(qū)域530包括N+區(qū)域。例如，襯底還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底560還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的N+區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)N+區(qū)域，襯底560還包括利用口袋注入形成的兩個(gè)p型區(qū)域。
圖7(A)和(B)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明某些實(shí)施例的I/O晶體管擊穿電壓的減小。這些圖僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。圖7(A)和(B)對(duì)應(yīng)于圖6中所示的NMOS I/O晶體管和PMOS I/O晶體管。
如圖7(A)中所示，曲線610代表晶體管電流IB，DS的幅度，它作為晶體管電壓VB，DS的函數(shù)而被測(cè)量。電流IB，DS從NMOS I/O晶體管的體區(qū)域流到漏極和源極區(qū)域。晶體管電壓VB，DS代表從體區(qū)域到漏極和源極區(qū)域的電壓降，并且漏極和源極區(qū)域處于相同的電壓電位。在測(cè)量期間，多晶硅區(qū)域540浮動(dòng)或偏置為各種電壓。例如，多晶硅區(qū)域540被偏置為2、1、0、-1和-2V。曲線610和320的比較表明加入多晶硅區(qū)域540后可以明顯減小擊穿電壓的幅度。例如，減小量約等于1.5V。另外，施加到多晶硅區(qū)域540的小的正偏置可以進(jìn)一步降低擊穿電壓的幅度。如圖7(B)所示，曲線620代表晶體管電流IDS，B的幅度，它作為晶體管電壓VDS，B的函數(shù)而被測(cè)量。電流IDS，B從PMOS I/O晶體管的漏極和源極區(qū)域流到體區(qū)域。晶體管電壓VDS，B代表從漏極和源極區(qū)域到體區(qū)域的電壓降，并且漏極和源極區(qū)域處于相同的電壓電位。在測(cè)量期間，多晶硅區(qū)域540浮動(dòng)或偏置為各種電壓。例如，多品硅區(qū)域540被偏置為2、1、0、-1和-2V。曲線620和320的比較表明加入多晶硅區(qū)域540后可以明顯減小擊穿電壓的幅度。例如，減小量約等于1.5V。另外，施加到多晶硅區(qū)域540的小的負(fù)偏置可以進(jìn)一步降低擊穿電壓的幅度。
圖8(A)和(B)是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)。該圖僅僅是一個(gè)示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。系統(tǒng)700包括以下組件1.柵極區(qū)域710；2.源極區(qū)域720；3.漏極區(qū)域730；4.多晶硅區(qū)域740；5.有源區(qū)750；6.襯底760；7.介電層770。
盡管以上示出了系統(tǒng)700的組件的選定組合，但是可以有許多替換、修改和變化。例如，可以擴(kuò)展和/或組合某些組件。可以插入其他的組件到上述組合中。例如，區(qū)域720可以充當(dāng)漏極，區(qū)域730可以充當(dāng)源極。取決于實(shí)施例，組件的安排可以交換為其他替代組件。例如，有源區(qū)750中的I/O晶體管是PMOS晶體管。在本說明書特別是下文中將詳細(xì)描述這些組件。
柵極區(qū)域710、源極區(qū)域720和漏極區(qū)域730被用來(lái)形成有源區(qū)750中的I/O晶體管。例如，有源區(qū)750包括源極區(qū)域720和漏極區(qū)域730。在另一個(gè)示例中，有源區(qū)750中的I/O晶體管是NMOS晶體管。
如圖8(A)中所示，多晶硅區(qū)域740不與柵極區(qū)域710直接接觸，并且多晶硅區(qū)域740彼此不直接接觸。在一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于漏極區(qū)域730的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于源極區(qū)域720的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740既位于源極區(qū)域720的內(nèi)部，又位于漏極區(qū)域730的內(nèi)部。在另一個(gè)實(shí)施例中，柵極區(qū)域710經(jīng)由位于有源區(qū)750外部的另一個(gè)多晶硅區(qū)域而彼此短路。
如圖8(B)中所示，襯底760包括有源區(qū)750，并且經(jīng)由介電層770與多晶硅區(qū)域740相隔離。例如，介電層770包括二氧化硅。在另一個(gè)示例中，介電層770彼此隔離，也可以彼此直接接觸。每個(gè)源極區(qū)域720包括一個(gè)摻雜區(qū)域，而每個(gè)漏極區(qū)域730包括襯底760中的多個(gè)摻雜區(qū)域。摻雜區(qū)域彼此不直接接觸。在一個(gè)實(shí)施例中，襯底760被摻雜為p型，并且摻雜區(qū)域是N+區(qū)域。例如，襯底760還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底760還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的摻雜區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底760還包括利用口袋注入形成的兩個(gè)p型區(qū)域。
如上所述并且這里要進(jìn)一步加以強(qiáng)調(diào)的，圖8(A)和(B)僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。圖9(A)、(B)和(C)的簡(jiǎn)化圖示出了根據(jù)本發(fā)明其他實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)。這些圖僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。
如圖9(A)中所示，多晶硅區(qū)域740被加入到如圖2所示的系統(tǒng)100中。多晶硅區(qū)域740不與柵極區(qū)域110或多晶硅區(qū)域140直接接觸，并且多晶硅區(qū)域740彼此不直接接觸。另外，多晶硅區(qū)域740經(jīng)由介電層與襯底相隔離。例如，介電層包括二氧化硅。在另一個(gè)示例中，介電層彼此隔離，也可以彼此直接接觸。在一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于漏極區(qū)域130的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于源極區(qū)域120的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740既位于源極區(qū)域120的內(nèi)部，又位于漏極區(qū)域130的內(nèi)部。例如，每個(gè)漏極區(qū)域130包括襯底中的多個(gè)摻雜區(qū)域。摻雜區(qū)域彼此不直接接觸。在一個(gè)實(shí)施例中，襯底被摻雜為p型，并且摻雜區(qū)域是N+區(qū)域。例如，襯底還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的摻雜區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括利用口袋注入形成的兩個(gè)p型區(qū)域。在另一個(gè)實(shí)施例中，柵極區(qū)域110經(jīng)由位于有源區(qū)150外部的另一個(gè)多晶硅區(qū)域而彼此短路。
如圖9(B)中所示，多晶硅區(qū)域740被加入到如圖5所示的系統(tǒng)100中。多晶硅區(qū)域740不與柵極區(qū)域110或多晶硅區(qū)域410、420和430直接接觸，并且多晶硅區(qū)域740彼此不直接接觸。另外，多晶硅區(qū)域740經(jīng)由介電層與襯底相隔離。例如，介電層包括二氧化硅。在另一個(gè)示例中，介電層彼此隔離，也可以彼此直接接觸。在一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于漏極區(qū)域130的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于源極區(qū)域120的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740既位于源極區(qū)域120的內(nèi)部，又位于漏極區(qū)域130的內(nèi)部。例如，每個(gè)漏極區(qū)域130包括襯底中的多個(gè)摻雜區(qū)域。摻雜區(qū)域彼此不直接接觸。在一個(gè)實(shí)施例中，襯底被摻雜為p型，并且摻雜區(qū)域是N+區(qū)域。例如，襯底還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的摻雜區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括利用口袋注入形成的兩個(gè)p型區(qū)域。在另一個(gè)實(shí)施例中，柵極區(qū)域110經(jīng)由位于有源區(qū)150外部的另一個(gè)多晶硅區(qū)域彼此短路。
如圖9(C)中所示，多晶硅區(qū)域740被加入到如圖6所示的系統(tǒng)500中。多晶硅區(qū)域740不與柵極區(qū)域510或多晶硅區(qū)域540直接接觸，并且多晶硅區(qū)域740彼此不直接接觸。另外，多晶硅區(qū)域740經(jīng)由介電層與襯底相隔離。例如，介電層包括二氧化硅。在另一個(gè)示例中，介電層彼此隔離，也可以彼此直接接觸。在一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于漏極區(qū)域530的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740位于源極區(qū)域520的內(nèi)部。在另一個(gè)實(shí)施例中，從頂視圖看，多晶硅區(qū)域740既位于源極區(qū)域520的內(nèi)部，又位于漏極區(qū)域530的內(nèi)部。例如，每個(gè)漏極區(qū)域530包括襯底中的多個(gè)摻雜區(qū)域。摻雜區(qū)域彼此不直接接觸。在一個(gè)實(shí)施例中，襯底被摻雜為p型，并且摻雜區(qū)域是N+區(qū)域。例如，襯底還包括p阱。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括至少兩個(gè)LDD區(qū)域。這兩個(gè)LDD區(qū)域與相應(yīng)的摻雜區(qū)域直接接觸。在另一個(gè)示例中，對(duì)于每個(gè)摻雜區(qū)域，襯底還包括利用口袋注入形成的兩個(gè)p型區(qū)域。在另一個(gè)實(shí)施例中，柵極區(qū)域510經(jīng)由位于有源區(qū)550外部的另一個(gè)多晶硅區(qū)域彼此短路。
圖10(A)、(B)和(C)示出了用于制作根據(jù)本發(fā)明實(shí)施例的用于靜電放電保護(hù)的系統(tǒng)700的簡(jiǎn)化方法。這些圖僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。方法1000包括以下步驟1.步驟1010，形成柵極區(qū)域和多晶硅區(qū)域步驟；2.步驟1020，形成LDD區(qū)域和口袋注入?yún)^(qū)域步驟；3.步驟1030，形成間隔器和重?fù)诫s區(qū)域步驟。
盡管以上示出了方法1000的步驟步驟的選定組合，但是可以有許多替換、修改和變化。例如，可以擴(kuò)展和/或組合某些步驟?？梢圆迦肫渌牟襟E到上述組合中。取決于實(shí)施例，步驟的安排可以交換為其他替代步驟。在本說明書特別是下文中將詳細(xì)描述這些步驟。
在步驟1010，在介電層770上形成柵極區(qū)域710和多晶硅區(qū)域740，如圖10(A)中所示。例如，介電層770形成了鄰接介電層。介電層770位于襯底760上，襯底760包括與隔離區(qū)域1050相鄰的有源區(qū)750。例如，襯底760被摻雜為p型，并且有源區(qū)750包括p阱1052。
在步驟1020，形成LDD區(qū)域1054和口袋注入?yún)^(qū)域1056，如圖10(B)中所示。在一個(gè)實(shí)施例中，襯底760被摻雜為p型，并且有源區(qū)750包括p阱1052。LDD區(qū)域1054被摻雜為n型，口袋注入?yún)^(qū)域1056被摻雜為p型。
在步驟1030，形成間隔器1058和重?fù)诫s區(qū)域1060，如圖10(C)中所示。在一個(gè)實(shí)施例中，襯底760被摻雜為p型，并且有源區(qū)750包括p阱1052。LDD區(qū)域1054被摻雜為n型，口袋注入?yún)^(qū)域1056被摻雜為p型。另外，區(qū)域1060被摻雜為n型。例如，在柵極區(qū)域710的一側(cè)上，區(qū)域1054、1056和1060形成了源極區(qū)域720，而在柵極區(qū)域710的另一側(cè)上，區(qū)域1054、1056和1060形成了漏極區(qū)域730。
如上所述并且這里要進(jìn)一步加以強(qiáng)調(diào)的，圖10(A)、(B)和(C)僅僅是示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。例如，方法1000可被修改為制作根據(jù)圖2、圖3、圖5、圖6、圖9(A)、圖9(B)和/或圖9(C)的系統(tǒng)。在一個(gè)實(shí)施例中，用于制作I/O晶體管的工藝也被用來(lái)制作多晶硅區(qū)域、位于多晶硅區(qū)域和襯底之間的介電層、重?fù)诫s區(qū)域、LDD區(qū)域以及口袋注入?yún)^(qū)域。
圖11是根據(jù)本發(fā)明另一個(gè)實(shí)施例的用于靜電放電保護(hù)的簡(jiǎn)化系統(tǒng)。該圖僅僅是一個(gè)示例，不應(yīng)當(dāng)用來(lái)限制權(quán)利要求
的范圍。本領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到許多變化、替換和修改。系統(tǒng)1200包括PMOS晶體管1210和NMOS晶體管1220。PMOS晶體管1210的源極被偏置為電壓電平VDD，而NMOS晶體管1220的源極被偏置為電壓電平VSS。PMOS晶體管1210的漏極和NMOS晶體管1220的漏極連接到I/O焊盤1230，PMOS晶體管1210的柵極和NMOS晶體管1220的柵極連接到內(nèi)部系統(tǒng)1240。例如，內(nèi)部系統(tǒng)1240由系統(tǒng)1200所保護(hù)。在另一個(gè)示例中，內(nèi)部系統(tǒng)1240包括一個(gè)或多個(gè)核心晶體管，并且/或者耦合到一個(gè)或多個(gè)核心晶體管。PMOS晶體管1210代表一個(gè)或多個(gè)I/O晶體管，NMOS晶體管1220代表一個(gè)或多個(gè)I/O晶體管，如圖2、圖3、圖5、圖6、圖8(A)、圖8(B)、圖9(A)、圖9(B)和/或圖9(C)所示。例如，系統(tǒng)1200包括一個(gè)或多個(gè)I/O晶體管對(duì)，并且每個(gè)I/O晶體管對(duì)包括NMOS晶體管和PMOS晶體管。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，用于靜電放電保護(hù)的系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。這多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，系統(tǒng)包括多晶硅區(qū)域。多晶硅區(qū)域經(jīng)由介電層與襯底相隔離，并且多晶硅區(qū)域與多個(gè)柵極區(qū)域中的每一個(gè)交叉。多晶硅區(qū)域的至少一部分在有源區(qū)上。例如，系統(tǒng)根據(jù)圖2、圖3和/或圖9(A)來(lái)實(shí)現(xiàn)。
例如，有源區(qū)至少被襯底中的隔離區(qū)域所包圍。在另一個(gè)示例中，系統(tǒng)還包括多個(gè)多晶硅區(qū)域，這多個(gè)多晶硅區(qū)域經(jīng)由多個(gè)介電層與襯底相隔離。在另一個(gè)示例中，這多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一上，或者位于多個(gè)源極區(qū)域之一上，這多個(gè)多晶硅區(qū)域彼此不直接接觸，并且這多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。在另一個(gè)示例中，從頂視圖看，多晶硅區(qū)域至少部分地位于有源區(qū)內(nèi)部，并且包圍了這多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。在另一個(gè)示例中，頂視圖看到的是襯底表面，并且介電層在表面上。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，用于靜電放電保護(hù)的系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。這多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，系統(tǒng)包括第一多個(gè)多晶硅區(qū)域。這第一多個(gè)多晶硅區(qū)域經(jīng)由第一多個(gè)介電層與襯底相隔離。這第一多個(gè)多晶硅區(qū)域中每一個(gè)的至少一部分在有源區(qū)上，并且這第一多個(gè)多晶硅區(qū)域彼此不直接接觸。例如，系統(tǒng)根據(jù)圖5、圖6、圖9(B)和/或圖9(C)來(lái)實(shí)現(xiàn)。
例如，這第一多個(gè)多晶硅區(qū)域中的每一個(gè)與多個(gè)柵極區(qū)域中的至少一個(gè)交叉。在另一個(gè)示例中，這第一多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)交叉。在另一個(gè)示例中，有源區(qū)至少被襯底中的隔離區(qū)域所包圍。在另一個(gè)示例中，系統(tǒng)還包括第二多個(gè)多晶硅區(qū)域，這第二多個(gè)多晶硅區(qū)域經(jīng)由第二多個(gè)介電層與襯底相隔離。在另一個(gè)示例中，這第二多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一上，或者位于多個(gè)源極區(qū)域之一上，這第二多個(gè)多晶硅區(qū)域彼此不直接接觸，并且這第二多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。在另一個(gè)示例中，從頂視圖看，這多個(gè)多晶硅區(qū)域中的每一個(gè)至少部分地位于有源區(qū)域內(nèi)部。在另一個(gè)示例中，頂視圖看到的是襯底表面，并且這多個(gè)介電層在表面上。在另一個(gè)示例中，這多個(gè)多晶硅區(qū)域中的每一個(gè)與多個(gè)柵極區(qū)域中的至少一個(gè)交叉，并且從頂視圖看，這多個(gè)多晶硅區(qū)域和多個(gè)柵極區(qū)域分別包圍了多個(gè)漏極區(qū)域。在另一個(gè)示例中，這多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)交叉，并且從頂視圖看，這多個(gè)多晶硅區(qū)域和多個(gè)柵極區(qū)域分別在多個(gè)漏極區(qū)域周圍。在另一個(gè)示例中，多個(gè)介電層包括第一介電層和第二介電層，并且第一介電層和第二介電層彼此隔離，也可以彼此接觸。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，用于靜電放電保護(hù)的系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。這多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，系統(tǒng)包括多個(gè)多晶硅區(qū)域。這多個(gè)多晶硅區(qū)域經(jīng)由多個(gè)介電層與襯底相隔離。這多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一上，或者位于多個(gè)源極區(qū)域之一上。這多個(gè)多晶硅區(qū)域彼此不直接接觸，并且這多個(gè)多晶硅區(qū)域中的每一個(gè)不與多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。例如，系統(tǒng)根據(jù)圖8(A)、圖8(B)、圖9(A)、圖9(B)和/或圖9(C)來(lái)實(shí)現(xiàn)。
例如，這多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一上，并且位于多個(gè)源極區(qū)域之一上。在另一個(gè)示例中，從頂視圖看，這多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一內(nèi)部，或者位于多個(gè)源極區(qū)域之一內(nèi)部，頂視圖看到的是襯底表面，并且該多個(gè)介電層在表面上。在另一個(gè)示例中，多個(gè)介電層包括第一介電層和第二介電層，并且第一介電層和第二介電層彼此隔離，也可以彼此接觸。在另一個(gè)示例中，這多個(gè)多晶硅區(qū)域位于多個(gè)漏極區(qū)域之一上，并且多個(gè)漏極區(qū)域中的一個(gè)包括多個(gè)摻雜區(qū)域。多個(gè)摻雜區(qū)域中的每一個(gè)對(duì)應(yīng)于多個(gè)多晶硅區(qū)域中的一個(gè)，并且多個(gè)摻雜區(qū)域彼此不直接接觸。
本發(fā)明有各種優(yōu)點(diǎn)。本發(fā)明的某些實(shí)施例改進(jìn)了I/O ESD保護(hù)技術(shù)。例如，MOS晶體管的結(jié)擊穿電壓被降低。在另一個(gè)示例中，I/O晶體管可以導(dǎo)通結(jié)擊穿，從而防止或減小對(duì)來(lái)源于ESD應(yīng)力的自保護(hù)的損壞。本發(fā)明的某些實(shí)施例可以有效地延遲當(dāng)ESD應(yīng)力電流到達(dá)柵極區(qū)域的時(shí)間。例如，如圖7(A)、7(B)、8(A)、8(B)和8(C)所示，形成在多晶硅區(qū)域740下的通道有明顯的電阻，這可以拉長(zhǎng)電流通路。本發(fā)明的某些實(shí)施例遵從ESD設(shè)計(jì)規(guī)則。例如，為了消散由高密度ESD電流產(chǎn)生的大量熱量，ESD設(shè)計(jì)規(guī)則通常允許在柵極區(qū)域和漏極觸點(diǎn)之間有相對(duì)較大的間隔，如圖8(A)、8(B)、9(A)、9(B)和9(C)所示。在另一個(gè)示例中，間隔等于或長(zhǎng)于1.72μm。因此，可以插入多晶硅區(qū)域740到I/O晶體管的漏極區(qū)域，以增加電流通路的長(zhǎng)度并提升漏極電阻，而不違反ESD設(shè)計(jì)規(guī)則。本發(fā)明的某些實(shí)施例提供了與浮動(dòng)和/或偏置的多晶硅區(qū)域相鄰的口袋注入?yún)^(qū)域。例如，口袋注入?yún)^(qū)域以用于制作I/O晶體管的口袋注入工藝制作。在另一個(gè)示例中，口袋注入比襯底中的p阱更為重?fù)诫s，并且源極和漏極區(qū)域包括N+區(qū)域?？诖⑷?yún)^(qū)域和N+區(qū)域形成了具有低結(jié)擊穿電壓的突變結(jié)。
還應(yīng)當(dāng)理解，這里所述的示例和實(shí)施例僅僅是示例性目的，本領(lǐng)域的技術(shù)人員可以進(jìn)行各種修改或改變，這些修改或改變包括在本申請(qǐng)和所附權(quán)利要求
的精神和范圍內(nèi)。
權(quán)利要求
1.一種用于靜電放電保護(hù)的系統(tǒng)，所述系統(tǒng)包括多個(gè)晶體管，所述多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域，所述多個(gè)源極區(qū)域和所述多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，所述有源區(qū)至少與所述襯底中的隔離區(qū)域相鄰；一個(gè)多晶硅區(qū)域，所述多晶硅區(qū)域經(jīng)由一個(gè)介電層與所述襯底相隔離，所述多晶硅區(qū)域與所述多個(gè)柵極區(qū)域中的每一個(gè)交叉；其中所述多晶硅區(qū)域的至少一部分在所述有源區(qū)上。
2.如權(quán)利要求
1所述的系統(tǒng)，其中所述有源區(qū)至少被所述襯底中的隔離區(qū)域所包圍。
3.如權(quán)利要求
1所述的系統(tǒng)，還包括多個(gè)多晶硅區(qū)域，所述多個(gè)多晶硅區(qū)域經(jīng)由多個(gè)介電層與所述襯底相隔離。
4.如權(quán)利要求
3所述的系統(tǒng)，其中所述多個(gè)多晶硅區(qū)域在所述多個(gè)漏極區(qū)域之一上，或者在所述多個(gè)源極區(qū)域之一上；所述多個(gè)多晶硅區(qū)域彼此不直接接觸；所述多個(gè)多晶硅區(qū)域中的每一個(gè)不與所述多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。
5.如權(quán)利要求
1所述的系統(tǒng)，其中從頂視圖看，所述多晶硅區(qū)域至少部分地位于所述有源區(qū)域內(nèi)部，并且包圍了所述多個(gè)源極區(qū)域和所述多個(gè)漏極區(qū)域。
6.如權(quán)利要求
1所述的系統(tǒng)，其中所述頂視圖看到的是所述襯底表面，所述介電層在所述表面上。
7.一種用于靜電放電保護(hù)的系統(tǒng)，所述系統(tǒng)包括多個(gè)晶體管，所述多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域，所述多個(gè)源極區(qū)域和所述多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，所述有源區(qū)至少與所述襯底中的隔離區(qū)域相鄰；第一多個(gè)多晶硅區(qū)域，所述第一多個(gè)多晶硅區(qū)域經(jīng)由第一多個(gè)介電層與所述襯底相隔離；其中所述第一多個(gè)多晶硅區(qū)域中每一個(gè)的至少一部分在所述有源區(qū)上；所述第一多個(gè)多晶硅區(qū)域彼此不直接接觸。
8.如權(quán)利要求
7所述的系統(tǒng)，其中所述第一多個(gè)多晶硅區(qū)域中的每一個(gè)與所述多個(gè)柵極區(qū)域中的至少一個(gè)交叉。
9.如權(quán)利要求
7所述的系統(tǒng)，其中所述第一多個(gè)多晶硅區(qū)域中的每一個(gè)不與所述多個(gè)柵極區(qū)域中的任何一個(gè)交叉。
10.如權(quán)利要求
7所述的系統(tǒng)，其中所述有源區(qū)至少被所述襯底中的隔離區(qū)域所包圍。
11.如權(quán)利要求
7所述的系統(tǒng)，還包括第二多個(gè)多晶硅區(qū)域，所述第二多個(gè)多晶硅區(qū)域經(jīng)由第二多個(gè)介電層與所述襯底相隔離。
12.如權(quán)利要求
11所述的系統(tǒng)，其中所述第二多個(gè)多晶硅區(qū)域在所述多個(gè)漏極區(qū)域之一上，或者在所述多個(gè)源極區(qū)域之一上；所述第二多個(gè)多晶硅區(qū)域彼此不直接接觸；所述第二多個(gè)多晶硅區(qū)域中的每一個(gè)不與所述多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。
13.如權(quán)利要求
7所述的系統(tǒng)，其中從項(xiàng)視圖看，所述多個(gè)多晶硅區(qū)域中的每一個(gè)至少部分地位于所述有源區(qū)域內(nèi)部；所述頂視圖看到的是所述襯底表面；所述多個(gè)介電層在所述表面上。
14.如權(quán)利要求
13所述的系統(tǒng)，其中所述多個(gè)多晶硅區(qū)域中的每一個(gè)與所述多個(gè)柵極區(qū)域中的至少一個(gè)交叉；從所述頂視圖看，所述多個(gè)多晶硅區(qū)域和所述多個(gè)柵極區(qū)域分別包圍了所述多個(gè)漏極區(qū)域。
15.如權(quán)利要求
13所述的系統(tǒng)，其中所述多個(gè)多晶硅區(qū)域中的每一個(gè)不與所述多個(gè)柵極區(qū)域中的任何一個(gè)交叉；從所述頂視圖看，所述多個(gè)多晶硅區(qū)域和所述多個(gè)柵極區(qū)域分別在所述多個(gè)漏極區(qū)域的周圍。
16.如權(quán)利要求
7所述的系統(tǒng)，其中所述多個(gè)介電層包括一個(gè)第一介電層和一個(gè)第二介電層；所述第一介電層和所述第二介電層彼此隔離，或者彼此接觸。
17.一種用于靜電放電保護(hù)的系統(tǒng)，所述系統(tǒng)包括多個(gè)晶體管，所述多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域，所述多個(gè)源極區(qū)域和所述多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，所述有源區(qū)至少與所述襯底中的隔離區(qū)域相鄰；多個(gè)多晶硅區(qū)域，所述多個(gè)多晶硅區(qū)域經(jīng)由多個(gè)介電層與所述襯底相隔離；其中所述多個(gè)多晶硅區(qū)域在所述多個(gè)漏極區(qū)域之一上，或者在所述多個(gè)源極區(qū)域之一上；所述多個(gè)多晶硅區(qū)域彼此不直接接觸；所述多個(gè)多晶硅區(qū)域中的每一個(gè)不與所述多個(gè)柵極區(qū)域中的任何一個(gè)直接接觸。
18.如權(quán)利要求
17所述的系統(tǒng)，其中所述多個(gè)多晶硅區(qū)域在所述多個(gè)漏極區(qū)域之一和所述多個(gè)源極區(qū)域之一上。
19.如權(quán)利要求
17所述的系統(tǒng)，其中從頂視圖看，所述多個(gè)多晶硅區(qū)域位于所述多個(gè)漏極區(qū)域之一的內(nèi)部，或者位于所述多個(gè)源極區(qū)域之一的內(nèi)部；所述頂視圖看到的是所述襯底表面；所述多個(gè)介電層在所述表面上。
20.如權(quán)利要求
17所述的系統(tǒng)，其中所述多個(gè)介電層包括一個(gè)第一介電層和一個(gè)第二介電層；所述第一介電層和所述第二介電層彼此隔離，或者彼此接觸。
21.如權(quán)利要求
17所述的系統(tǒng)，其中所述多個(gè)多晶硅區(qū)域在所述多個(gè)漏極區(qū)域之一上；所述多個(gè)漏極區(qū)域之一包括多個(gè)摻雜區(qū)域；所述多個(gè)摻雜區(qū)域中的每一個(gè)對(duì)應(yīng)于所述多個(gè)多晶硅區(qū)域中的一個(gè)；所述多個(gè)摻雜區(qū)域彼此不直接接觸。
專利摘要
本發(fā)明公開了一種用于靜電放電保護(hù)的系統(tǒng)和方法。該系統(tǒng)包括多個(gè)晶體管。這多個(gè)晶體管包括多個(gè)柵極區(qū)域、多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域。多個(gè)源極區(qū)域和多個(gè)漏極區(qū)域位于襯底中的有源區(qū)內(nèi)部，并且有源區(qū)至少與襯底中的隔離區(qū)域相鄰。另外，該系統(tǒng)包括多晶硅區(qū)域。多晶硅區(qū)域經(jīng)由介電層與襯底相隔離，并且多晶硅區(qū)域與多個(gè)柵極區(qū)域中的每一個(gè)交叉。多晶硅區(qū)域的至少一部分在有源區(qū)上。
文檔編號(hào)H01L23/58GK1996593SQ200610023162
公開日2007年7月11日 申請(qǐng)日期2006年1月4日
發(fā)明者蘇鼎杰, 鄭敏祺, 廖金昌, 黃俊誠(chéng) 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan