專利名稱:三維薄膜晶體管式納米晶粒存儲器元件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體元件的結(jié)構(gòu)及其制法，特別是關(guān)于一種薄膜晶體管式納米晶粒存儲器元件的結(jié)構(gòu)及其制法。
背景技術(shù)：
由于電子產(chǎn)品及計算機相關(guān)產(chǎn)品的普及化，使得半導(dǎo)體存儲元件的需求急速增加。因此，近年來半導(dǎo)體存儲器制程的一研發(fā)重點在于如何在基材上配置及堆棧多層存儲單元的三維存儲器。三維存儲器即在基材上有多層存儲元件，無需使所有存儲單元均位于基材的單一層上，存儲單元也能夠垂直堆棧，然而，該制程存具有一定的復(fù)雜度及難度。
以現(xiàn)有技術(shù)，三維堆棧式存儲器存在的困難在于并非所有存儲元件均適合于制做三維存儲器元件，一方面對被動存儲器元件而言，可借由聯(lián)機(interconnect)方式連接到基板的晶體管，執(zhí)行選擇及開關(guān)的方式堆棧存儲元件。然而，以此方式堆棧存儲元件，每層記憶層所需的光罩成本以及后續(xù)制程調(diào)整的復(fù)雜度皆不利于制作三維堆棧式存儲器，即便已有以數(shù)組方式堆棧存儲單元、以使存儲數(shù)組區(qū)的每個存儲層可共享相同光罩，因此可不需處理存儲數(shù)組區(qū)內(nèi)每個存儲層的光罩及后續(xù)調(diào)整，然而，處理存儲數(shù)組區(qū)的每層存儲單元至基板的聯(lián)機所需的光罩設(shè)計及后續(xù)制程調(diào)整仍是面臨的一大問題。
另一方面，存儲元件的制程溫度也介另一問題，當(dāng)制程一層存儲層時，高溫施加在該存儲層的存儲元件中，使該存儲元件需要承受一定的熱預(yù)算(thermal budget)。若需要向上垂直再堆棧一層存儲層時，制程溫度不單加在該再堆棧層的存儲元件上，也施加于最下層的存儲層的存儲元件，因此最下層的存儲層的存儲元件與該堆棧的存儲層所感受的熱預(yù)算并不相同，以此方式向上堆棧，會發(fā)生一不可避免的問題，即每個存儲層所感受的熱預(yù)算均不相同，因而每個存儲層的存儲元件的特性將不會相同，因此不適合制作三維堆棧式存儲器。
有鑒于此，A.J.Walker等人于2003VLSI提出了TFT-SONOS的架構(gòu)作為三維式存儲器的存儲元件，以薄膜晶體管(thin-film transistor，簡稱TFT)方式改善傳統(tǒng)閃存等將晶體管置于硅基板上而制程溫度高的缺點。如圖1所示，以摻雜磷的N型多晶硅(in-situ-doped N type polysilicon)的埋線作為源極11及汲極12，使磷可擴散到通道(channel)20，再在源極11及汲極12間填上氧化層13，其中通道20為摻雜磷的P型多晶硅。之后再以穿隧氧化層(tunnel oxide)、氮化硅及包覆氧化層(blockingoxide)形成ONO，即圖中所示的21，不同于傳統(tǒng)以多晶硅作為浮動?xùn)?floating gate)材料的存儲器是將電荷儲存在浮動?xùn)爬铮琌NO是將電荷儲存在氮化硅的不連續(xù)捕陷(trap)中。最后再以摻雜磷的P型多晶硅作為閘極22。與現(xiàn)有技術(shù)相經(jīng)，A.J.Walker等人結(jié)合現(xiàn)有的硅氧氮氧硅(Silicon Oxide Nitric Oxide Silicon，簡稱SONOS)以及薄膜晶體管的結(jié)構(gòu)特性設(shè)計的存儲器元件，因薄膜晶體管中的多晶硅的制程溫度較低而降低其存儲元件的制程溫度，使堆棧存儲元件時不會因后面制程溫度影響該存儲器的效能。
然而，雖然可用薄膜晶體管降低其制程溫度，但使用SONOS為結(jié)構(gòu)的存儲器的核心的介電層ONO仍需要較高的沉積溫度，因此實際進行三維堆棧時，累積的熱預(yù)算會對下層的薄膜晶體管造成傷害，使其制程也有一定難度。此外，這種以此結(jié)構(gòu)制作三維式存儲器的單一層的位密度也不高。
因此，如何制造出適合堆棧三維式存儲器的存儲元件已成為亟待解決的課題。

發(fā)明內(nèi)容為克服上述現(xiàn)有技術(shù)的問題，本發(fā)明的主要目的在于提供一種能降低存儲器元件的制程溫度，使三維存儲器在垂直方向堆棧時，各存儲器元件不會因每層承受不同的熱預(yù)算而使各層的存儲器元件特性不同的三維式存儲器元件的結(jié)構(gòu)、制法及其操作方式。
本發(fā)明的另一目的在于提供一種可供三維式存儲器在堆棧每層存儲器元件時，不需要額外處理各層存儲器元件向外延伸到基板上晶體管的聯(lián)機問題，也就是提供一種主動式存儲元件以垂直堆棧該存儲元件。
本發(fā)明的再一目的在于進一步提高三維存儲器的位密度并簡化其制程的復(fù)雜度。
為達上述及其它目的，本發(fā)明提供一種三維薄膜晶體管式納米晶粒存儲器元件的制法，該制法包括下列步驟(a)在基材上成長一第一摻雜的多晶硅層；(b)在該第一摻雜的多晶硅層定義出位線的圖形，在位線間填上氧化層；(c)在該位線及氧化層上形成一與第一摻雜多晶硅層相反極性第二摻雜的多晶硅層作為該存儲元件的通道；(d)在該第二摻雜多晶硅層上形成一穿隧氧化層；(e)在該穿隧氧化層上形成一納米晶粒層；(f)在該納米晶粒層上形成一控制介電層；(g)在該控制介電層上形成一層字符線層；(h)在該字符線層上依上述步驟(f)至(b)依序形成控制介電層、納米晶粒層、穿隧氧化層、另一作為該存儲元件通道的第二摻雜的多晶硅層、第一摻雜的多晶硅層；(i)在該第一摻雜的多晶硅層定義出位線的圖形；以及(j)在該位線間填上氧化層。
也就是在硅基材上成長一第一摻雜的多晶硅層，定義出位線的圖形，接著在位線間填上氧化層再以化學(xué)機械研磨法(ChemicalMechanical Polishing，CMP)予以平坦化；在該位線及氧化層上沉積一與第一摻雜多晶硅層相反極性第二摻雜的多晶硅層；在該第二摻雜的的多晶硅層上沉積穿隧氧化層、納米晶粒層、控制介電層；在該控制介電層上沉積字符線層(閘極層)；在該字符線層(閘極層)上沉積控制介電層、納米晶粒層、穿隧氧化層；在該穿隧氧化層上沉積一第二摻雜的多晶硅層；在該第二摻雜的多晶硅層上成長一第一摻雜的多晶硅層，也定義出位線圖形。
本發(fā)明的三維薄膜晶體管式納米晶粒存儲器元件的制法是利用納米晶粒層的納米晶粒作為電荷儲存，且利用上下二個薄膜晶體管以降低制程溫度，以一個該薄膜晶體管及形成于其中的納米晶粒構(gòu)成存儲單元，上下二個存儲單元能夠共同為穿過其中的字符線控制，從而能提高存儲器的位密度及降低制程溫度。
本發(fā)明還提供一種三維薄膜晶體管式納米晶粒存儲器元件，該存儲器包括形成于該基材上的一薄膜晶體管；該薄膜晶體管閘極介電層中的一納米晶粒層；形成于薄膜晶體管上的另一薄膜晶體管；以及該另一薄膜晶體管閘極介電層中的另一納米晶粒層，這二個薄膜晶體管是共享一字符線(閘極)。
本發(fā)明也提供一種三維薄膜晶體管式納米晶粒存儲器元件的操作方式，閘極的字符線可控制上下二個薄膜晶體管，讀取或?qū)懭?擦除的存儲單元則由選擇相鄰的位線所達成，也就是分別對各個位線及字符線施加不同電壓以達成寫入、讀取以及擦除。
本發(fā)明還提供一種三維薄膜晶體管式納米晶粒存儲器，該存儲器包括由多個上述三維薄膜晶體管式納米晶粒存儲器元件組成的存儲器數(shù)組；以及連接該存儲器數(shù)組的位線與字符線的選擇晶體管。利用該存儲器數(shù)組的位線與字符線的選擇晶體管而選擇所要進行寫入、讀取及擦除操作的存儲器元件。選擇所要進行寫入、讀取及擦除操作的存儲器元件后，利用上述操作方式，對該存儲器元件實現(xiàn)寫入、讀取以及擦除。
綜上所述，本發(fā)明的三維薄膜晶體管式納米晶粒存儲器元件及其制法提供了一種降低存儲器元件的制程溫度的制法，三維存儲器在垂直方向堆棧時，各存儲器元件不會因每層承受不同的熱預(yù)算，使各層的存儲器元件特性不同的三維式存儲器元件的結(jié)構(gòu)、制法及其操作方式。本發(fā)明的三維式存儲器在堆棧每層存儲器元件時，不需要額外處理各層存儲器元件向外延伸到基板上晶體管的聯(lián)機問題，也就是提供一種主動式存儲元件以垂直堆棧該存儲元件，再有本發(fā)明可進一步提高三維存儲器的位密度并簡化其制程的復(fù)雜度。
圖1為現(xiàn)有TFT-SONOS結(jié)構(gòu)示意圖；圖2A為在基材上定義位線的示意圖；圖2B為位在線成長第二摻雜的多晶硅層的示意圖；圖2C為在該第二摻雜的多晶硅層上沉積穿隧氧化層、納米晶粒層及控制介電層的示意圖；圖2D為在該控制介電層上沉積字符線層(閘極層)的示意圖；圖2E為在該字符線層(閘極層)上沉積控制介電層、納米晶粒層、穿隧氧化層及第二摻雜的多晶硅層的示意圖；圖2F為在穿隧氧化層上定義字符線圖形的示意圖；圖2G為在該穿隧氧化層上沉積第一摻雜的多晶硅層，也定義出位線圖形；圖3A為對納米晶粒群組302a”寫入的示意圖；圖3B為對納米晶粒群組502a’寫入的示意圖；圖4A為對納米晶粒群組502a’進行讀取的示意圖；圖4B為對納米晶粒群組302a”進行讀取的示意圖；以及圖5為對圖中所有納米晶粒完成擦除(erase)操作的示意圖。
具體實施方式實施例以下以實施例配合附圖，詳述本發(fā)明的作為三維堆棧的薄膜晶體管式納米晶粒存儲器元件的結(jié)構(gòu)、制法及其操作方式。
圖2A至圖2G是說明本發(fā)明的作為三維堆棧的薄膜晶體管式納米晶粒存儲器元件的制法。
如圖2A所示，首先，在硅基材上成長一第一摻雜的多晶硅層，用現(xiàn)有技術(shù)涂布光阻、曝光及蝕刻等方式，定義出位線圖形111及112，接著在位線間填上氧化層113，再用諸如化學(xué)機械研磨法(ChemicalMechanical Polishing，CMP)等適合方式予以平坦化。
再而，如圖2B所示，在該位線111、112及氧化層113上沉積一與第一摻雜多晶硅層相反極性第二摻雜的多晶硅層200，作為該存儲器元件的信道，可形成薄膜晶體管，其含有信道200、位線(汲極及源極)111及112。
如圖2C所示，在該第二摻雜的多晶硅層200上沉積一穿隧氧化層301，再在該穿隧氧化層301形成一層納米晶粒層302，在該納米晶粒層302上形成控制介電層303，形成于納米晶粒層302的納米晶粒302a可以是現(xiàn)有的硅納米晶粒、鍺納米晶粒、也或諸如鎳等的制程溫度低的金屬納米晶粒任取二個納米晶粒群組302a′、302a″。
接著，如圖2D所示，在該控制介電層上沉積一層字符線層(閘極層)400，其中，該字符線層(閘極層)可以是具有摻雜多晶硅、鎢(tungsten)或鉭(tantalum)等現(xiàn)有的適合材質(zhì)。
如圖2E所示，在該字符線層(閘極層)上沉積一控制介電層503，在該控制介電層503上形成納米晶粒層502，再在該納米晶粒層502上沉積一穿隧氧化層501。其中，形成于該納米晶粒層502的納米晶粒502a也可以是現(xiàn)有的硅納米晶粒、鍺納米晶粒、也或諸如鎳等的制程溫度低的金屬納米晶粒任取二個納米晶粒群組502a′、502a″。接著，在該穿隧氧化層上沉積一第二摻雜的多晶硅層600，作為該存儲器元件的信道。
如圖2F所示，利用上光罩、蝕刻及去光阻等現(xiàn)有技術(shù)定義字符線圖形，并在各該字符線間填上氧化層(由于圖中只顯示單一存儲器元件，未顯示所有存儲數(shù)組區(qū)的存儲單元，故在圖中并無顯示該字符線與其它未顯示于圖中的存儲器元件的字符線所填的氧化層)，而后再采用諸如化學(xué)機械研磨法等適合方式予以平坦化。
最后，如圖2G所示，在該穿隧氧化層上沉積一第一摻雜的多晶硅層，也定義出位線圖形711及712，可形成薄膜晶體管，其含有信道600、位線(汲極及源極)711及712。再在該位線間填上氧化層713，即完成本發(fā)明的存儲器元件的制程。
圖3至圖5是說明本發(fā)明的作為三維堆棧的薄膜晶體管式納米晶粒存儲器的操作方式。
在說明該操作方式前，先行敘述圖3至圖5所示的相關(guān)元件及標(biāo)號，位線BL1、BL3、BL5及BL7是圖2G所示的最上層位線，BL3及BL5分別對應(yīng)于圖2G所示的711及712，BL1及BL7即對應(yīng)于圖2G所示的該存儲器元件的上層位線711及712的鄰近位線。位線BL2、BL4、BL6及BL8是圖2G所示的最下層位線，BL4及BL6分別對應(yīng)于圖2G所示的下層位線111及112，BL2及BL8即對應(yīng)于圖2G所示的該存儲器元件的下層位線111及112的鄰近位線。字符線WL1、WL2、WL3及WL4分別是由本發(fā)明的存儲元件組成的存儲數(shù)組區(qū)的字符線，字符線WL2即對應(yīng)于圖2G的400。納米晶粒群組502a’及502a”是位于圖2G所示的上層納米晶粒層502中的電性上可分辨的二個納米晶粒群組，納米晶粒群組302a’及302a”則是位于圖2G所示的下層納米晶粒層302中的電性上可分辨的二個納米晶粒群組。
如圖3A所示，施加一單位電壓至字符線WL2，且為避免對不必要的納米晶粒寫入，對BL1、BL3、BL5、BL7、BL2及BL8施加1/2單位的電壓作為背景電壓，而對BL6施加1單位的電壓，不對BL4加壓，即可對納米晶粒群組302a”執(zhí)行寫入操作。圖3B則是施加一單位電壓至字符線WL2，對BL2、BL4、BL6、BL8、BL1及BL7施加1/2單位的電壓作為背景電壓，對BL3施加1單位的電壓，不對BL5加壓，即可對納米晶粒群組502a’執(zhí)行寫入操作。在本實施例中，如圖所示，所施加的電壓純?yōu)楸容^電壓，而非特定電壓，可視所需，調(diào)整所施加的電壓大小。以上述的操作方式可寫入任一要寫入的納米晶粒。
如圖4A所示，以反向讀取(reverse read)的方式為例，對BL5施加1/2單位的電壓，不對其他位線加壓，字符線部份施加1/2單位電壓至字符線WL2，即可讀取(read)納米晶粒群組502a’。圖4B則是對BL4施加1/2單位的電壓，不對其他位線加壓，字符線部份施加1/2單位電壓至字符線WL2，即可讀取納米晶粒群組302a”。與圖3A及圖3B比較，圖4A及圖4B施加較低電壓給位線WL2，其原因是圖4A及圖4B是對納米晶粒作讀取的操作，而非寫入操作，因此不需施加過高電壓，也就是施加較低電壓給位線WL2使其開啟通道，但避免吸引電荷到納米晶粒。也如前文所述，所施加的電壓純?yōu)楸容^電壓，而非特定電壓，可視所需，調(diào)整所施加的電壓大小。以上述的操作方式可讀取任一要讀取的納米晶粒。
如圖5所示，對圖中的所有位線接地，對所有字符線皆施加負偏壓即可對圖中的所有納米晶粒完成擦除(erase)操作。
權(quán)利要求
1.一種三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，該制法包括下列步驟(a)在基材上成長一第一摻雜的多晶硅層；(b)在該第一摻雜的多晶硅層定義出位線的圖形，在位線間填上氧化層；(c)在該位線及氧化層上形成一與第一摻雜多晶硅層相反極性第二摻雜的多晶硅層作為該存儲元件的通道；(d)在該第二摻雜多晶硅層上形成一穿隧氧化層；(e)在該穿隧氧化層上形成一納米晶粒層；(f)在該納米晶粒層上形成一控制介電層；(g)在該控制介電層上形成一層字符線層；(h)在該字符線層上依上述步驟(f)至(b)依序形成控制介電層、納米晶粒層、穿隧氧化層、另一作為該存儲元件通道的第二摻雜的多晶硅層、第一摻雜的多晶硅層；(i)在該第一摻雜的多晶硅層定義出位線的圖形；以及(j)在該位線間填上氧化層。
2.如權(quán)利要求
1所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，該位線間以氧化層填上后是采用化學(xué)機械研磨法予以平坦化。
3.如權(quán)利要求
1所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，由第一摻雜的多晶硅層形成的位線、形成于該位在線的第二摻雜的多晶硅層以及字符線層組成一薄膜晶體管。
4.如權(quán)利要求
1所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，納米晶粒層的納米晶粒是硅納米晶粒。
5.如權(quán)利要求
1所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，納米晶粒層的納米晶粒是鍺納米晶粒。
6.如權(quán)利要求
1所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，納米晶粒層的納米晶粒是制程溫度低的金屬納米晶粒。
7.如權(quán)利要求
6所述的三維薄膜晶體管式納米晶粒存儲器元件的制法，其特征在于，制程溫度低的金屬納米晶粒是鎳納米晶粒。
8.一種三維薄膜晶體管式納米晶粒存儲器元件，其特征在于，該存儲器元件包括形成于該基材上的一薄膜晶體管；該薄膜晶體管閘極介電層中的一納米晶粒層；形成于薄膜晶體管上的另一薄膜晶體管；這二個薄膜晶體管是共享一字符線。
9.如權(quán)利要求
8所述的三維薄膜晶體管式納米晶粒存儲器元件，其特征在于，任一該二個薄膜晶體管與嵌于納米晶粒層中的納米晶粒組成一存儲單元。
10.如權(quán)利要求
9所述的三維薄膜晶體管式納米晶粒存儲器元件，其特征在于，該存儲器元件包括上下二個存儲單元。
11.如權(quán)利要求
10所述的三維薄膜晶體管式納米晶粒存儲器元件，其特征在于，該上下二個存儲單元共同為一穿過其中的字符線所控制。
12.一種三維薄膜晶體管式納米晶粒存儲器，其特征在于，該存儲器包括存儲器數(shù)組，該存儲器數(shù)組是由多個如權(quán)利要求
8所述的三維薄膜晶體管式納米晶粒存儲器元件組成；以及連接該存儲器數(shù)組的位線與字符線的選擇晶體管。
13.如權(quán)利要求
12所述的三維薄膜晶體管式納米晶粒存儲器，其特征在于，該存儲器是由該存儲器數(shù)組的位線的選擇晶體管與字符線的選擇晶體管而選擇要進行寫入、讀取及擦除操作的存儲器元件。
14.如權(quán)利要求
13所述的三維薄膜晶體管式納米晶粒存儲器，其特征在于，進行存儲器元件的寫入、讀取及擦除操作是由該存儲器元件的薄膜晶體管的字符線與位線的施加電壓所決定。
專利摘要
本發(fā)明公開一種三維薄膜晶體管式納米晶粒存儲器元件及其制法，該存儲器元件包括形成于該基材上的一薄膜晶體管；該薄膜晶體管閘極介電層中的一納米晶粒層；形成于薄膜晶體管上的另一薄膜晶體管；這二個薄膜晶體管是共享一字符線。本發(fā)明提供了一種降低存儲器元件的制程溫度的制法，在垂直方向堆棧時，各存儲器元件不會因每層承受不同的熱預(yù)算，使各層的存儲器元件特性不同的，本發(fā)明的三維式存儲器在堆棧每層存儲器元件時，不需要額外處理各層存儲器元件向外延伸到基板上晶體管的聯(lián)機問題，也就是提供一種主動式存儲元件以垂直堆棧該存儲元件，再有本發(fā)明可進一步提高三維存儲器的位密度并簡化其制程的復(fù)雜度。
文檔編號H01L27/105GK1992229SQ200510097573
公開日2007年7月4日 申請日期2005年12月30日
發(fā)明者鄭培仁 申請人:財團法人工業(yè)技術(shù)研究院導(dǎo)出引文BiBTeX, EndNote, RefMan