專利名稱:使用高電阻硅化物靶材生長硅化物的工藝的制作方法
技術領域：
本發(fā)明屬于集成電路制造工藝技術領域：
，具體涉及一種消耗襯底硅更少的硅化物工藝。
背景技術：
隨著集成電路的不斷發(fā)展，晶體管的最小線寬不斷縮小。目前主流工藝0.13μm技術就是指柵極的長度為0.13微米。在線寬不斷縮小的同時，為了提高晶體管的性能，源/漏結的深度也在不斷減小，在0.13微米工藝下結的深度只有數(shù)十納米。
目前的集成電路制造工藝中都使用硅化物工藝技術來減少源漏區(qū)域和多晶電極的電阻。無論是0.35/0.25微米技術的鈦硅化物(TiSi2)還是0.18/0.13微米技術的鈷硅化物(CoSi2)都用到了兩步硅化物形成工藝。在首先PVD淀積形成硅化物所需的金屬后，通過第一次較低溫度的快速熱退火(RTP1)處理淀積的金屬形成高電阻的硅化物。然后通過化學溶劑APM(氨水和雙氧水混合)/SPM(硫酸和雙氧水混合)去除在場氧化層和柵極側壁邊墻(spacer)上殘留的或未反應的金屬(即多余金屬)，并留下產(chǎn)生的硅化物(這一步稱為選擇性腐蝕)。最后通過第二次較高溫度的快速熱退火(RTP2)處理以形成低電阻的硅化物。
但是隨著結深的不斷變淺，如果晶體管源漏區(qū)域硅化物的厚度太大，會造成結漏電增大，從而影響器件的工作。而如果厚度減薄則會造成電阻變大，同樣不利于獲得好性能的器件。因此，需要一種新的工藝，在保證電阻要求的基礎上，同樣能夠滿足漏電的要求。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種既能保證足夠低的電阻而又保證結漏電的硅化物工藝。
本發(fā)明提出的硅化物工藝，是使用高電阻相的硅化物作為PVD的靶材，將高電阻硅化物濺射到硅片表面；再通過高溫快速熱退火形成低電阻的硅化物，以減少襯底硅消耗。上述的高電阻硅化物采用CoSi。高電阻硅化物濺射厚度可以在10納米到90納米的范圍內(nèi)進行調(diào)節(jié)。
由于PVD材料本身提供了一定的硅，所以消耗襯底硅將得到很大的減少。對于Co硅化物而言，CoSi/Co2Si為高電阻相，而CoSi2為低電阻相，從CoSi/Co2Si反應形成CoSi2比從Co反應形成CoSi2所消耗的硅要少得多。與此同時也解決了三個技術問題1.相應的靶材；2.PVD硅化物與襯底形成緊密的接觸；3.有選擇性地去除高電阻相硅化物，而保留低電阻相硅化物，這需要開發(fā)出相應的濕法藥液，或者通過光刻、刻蝕加以實現(xiàn)。



圖1為整個硅片通過PVD濺射覆蓋著高電阻硅化物。
圖2為經(jīng)過高溫快速熱退火后硅片表面硅化物分布圖，圖中僅在晶體管的三個電極區(qū)域(源極、柵極、漏極)上存在低電阻硅化物。
圖3為選擇性去除高電阻硅化物后，硅片表面只留下低電阻硅化物。
附圖標號4為高電阻硅化物、5為低電阻硅化物。
具體實施方式
1、用稀釋的氫氟酸清潔硅片表面。
2、通過PVD的方法在硅片表面整片淀積形成低電阻硅化物需要的高電阻硅化物，如30nmCoSi(鈷)。
3、采用快速熱退火(RTP)的方法，在較高溫度，如850-900度，形成低電阻的硅化物，如CoSi2(二硅化鈷)。
4、通過(干法或者濕法)刻蝕選擇性地將非有源區(qū)上的高電阻硅化物給腐蝕掉。
權利要求
1.一種集成電路制造中的鈷硅化物工藝，其特征在于使用高電阻相的鈷硅化物作為PVD的靶材，將高電阻鈷硅化物濺射到硅片表面，再通過高溫快速熱退火形成低電阻的鈷硅化物，以減少襯底硅消耗。
2.根據(jù)權利要求
1所述的集成電路制造中的鈷硅化物工藝，其特征在于上述的高電阻鈷硅化物采用CoSi。
3.根據(jù)權利要求
1、2所述的集成電路制造中的鈷硅化物工藝，其特征在于上述高電阻鈷硅化物濺射厚度在10納米到90納米的范圍內(nèi)進行調(diào)節(jié)。
專利摘要
本發(fā)明屬集成電路制造工藝技術領域：
。為了優(yōu)化硅化物模塊工藝，滿足結深日益減薄情況下對漏電的要求，采用高電阻硅化物作為靶材，濺射到硅片表面后，再通過快速熱退火形成低電阻的硅化物。這樣既保證與襯底形成緊密接觸，又盡可能減少對襯底硅的消耗。
文檔編號H01L21/203GKCN1259695SQ200310108837
公開日2006年6月14日 申請日期2003年11月25日
發(fā)明者胡恒聲 申請人:上海華虹(集團)有限公司, 上海集成電路研發(fā)中心有限公司導出引文BiBTeX, EndNote, RefMan