本技術(shù)涉及半導(dǎo)體器件領(lǐng)域，特別涉及一種底層芯片及對(duì)應(yīng)的半導(dǎo)體功率器件疊芯結(jié)構(gòu)。

背景技術(shù)：

1、級(jí)聯(lián)結(jié)構(gòu)氮化鎵(gan)半導(dǎo)體功率器件通常為一個(gè)高壓d-mode(dep?l?et?ion-mode，耗盡型)寬禁帶hemt(high?e?l?ectron?mob?i?l?ity?trans?i?stor,高電子遷移率晶體管，為場(chǎng)效應(yīng)晶體管的一種)器件，和一個(gè)低壓si?mosfet(meta?l-oxide-semiconductor?fie?l?d-effect?trans?i?stor，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管，簡(jiǎn)稱金氧半導(dǎo)體場(chǎng)效晶體管)器件，其驅(qū)動(dòng)兼容傳統(tǒng)n溝道m(xù)os控制器，相比于e-mode(enhancement-mode，增強(qiáng)型)氮化鎵hemt，無(wú)需對(duì)電路重新設(shè)計(jì)，同時(shí)保留了氮化鎵低開(kāi)關(guān)損耗以及低壓n溝道m(xù)os的低柵極電荷等優(yōu)勢(shì)。

2、為了降低整個(gè)級(jí)聯(lián)結(jié)構(gòu)封裝中的寄生參數(shù)，節(jié)省面積，提高整體性能，業(yè)界存在一種die?on?d?ie(疊芯)的封裝形式，將si?mosfet通過(guò)導(dǎo)電粘接材料固定在寬禁帶器件source?pad(源極頂部金屬層)上，減少了傳統(tǒng)級(jí)聯(lián)結(jié)構(gòu)中si?mosfet漏極與寬禁帶器件源極間的底部金屬層帶來(lái)的寄生參數(shù)。

3、對(duì)于傳統(tǒng)的疊芯級(jí)聯(lián)結(jié)構(gòu)，為了能容納較大面積的si?mosfet，寬禁帶hemt的source?pad一般面積較大，且mosfet下方不能設(shè)置drai?n(漏)極的頂層金屬，限制了drain極的頂層金屬的分布，導(dǎo)致drai?n極的金屬互聯(lián)結(jié)構(gòu)中串聯(lián)電阻較高，從而使得整個(gè)芯片單位面積的電阻增大，增加成本。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型提供一種底層芯片及對(duì)應(yīng)的半導(dǎo)體功率器件疊芯結(jié)構(gòu)，能夠減小互聯(lián)結(jié)構(gòu)中的串聯(lián)電阻。

2、本實(shí)用新型實(shí)施例提供一種底層芯片，用于半導(dǎo)體功率器件疊芯結(jié)構(gòu)中，其中所述底層芯片的上表面設(shè)置有用于連接頂層芯片的源極連接金屬區(qū)和用于連接封裝結(jié)構(gòu)的漏極連接金屬區(qū)；所述底層芯片設(shè)置有源極底部金屬層、漏極底部金屬層、源極頂部金屬層、漏極頂部金屬層及絕緣層；

3、所述源極頂部金屬層位于源極底部金屬層的上方，且與所述源極底部金屬層電氣連接；其兩端分別位于所述源極連接金屬區(qū)和所述漏極連接金屬區(qū)；所述漏極頂部金屬層位于所述漏極底部金屬層的上方，且與所述漏極底部金屬層電氣連接；其兩端分別位于所述源極連接金屬區(qū)和所述漏極連接金屬區(qū)；所述源極頂部金屬層與所述漏極頂部金屬層在所述源極連接金屬區(qū)中間隔設(shè)置；

4、所述絕緣層覆蓋在所述源極頂部金屬層及所述漏極頂部金屬層的上方，所述絕緣層上設(shè)置有源極開(kāi)窗和漏極開(kāi)窗，所述源極開(kāi)窗位于所述源極連接金屬區(qū)且與所述源極頂部金屬層對(duì)應(yīng)設(shè)置，所述源極頂部金屬層通過(guò)所述源極開(kāi)窗連接頂層芯片；所述漏極開(kāi)窗位于所述漏極連接金屬區(qū)且與所述漏極頂部金屬層對(duì)應(yīng)設(shè)置，所述漏極頂部金屬層通過(guò)漏極開(kāi)窗連接封裝結(jié)構(gòu)。

5、本實(shí)用新型提供的底層芯片及對(duì)應(yīng)的半導(dǎo)體功率器件疊芯結(jié)構(gòu)，通過(guò)源極頂部金屬層與源極底部金屬層的并聯(lián)結(jié)構(gòu)、漏極頂部金屬層與漏極底部金屬層的并聯(lián)結(jié)構(gòu)，能夠有效降低電極底部金屬層和漏極底部金屬層的電阻，使得整個(gè)半導(dǎo)體功率器件獲得更優(yōu)化的電流分布，大大降低互聯(lián)結(jié)構(gòu)中的串聯(lián)電阻；通過(guò)源極開(kāi)窗可以實(shí)現(xiàn)上下兩層芯片的電氣連接；通過(guò)位于漏極開(kāi)窗來(lái)實(shí)現(xiàn)底層芯片與封裝結(jié)構(gòu)的電氣連接；漏極頂部金屬層的一端位于源極連接金屬區(qū)，使得漏極頂部金屬層能夠延伸至頂層芯片的下方，增大漏極頂部金屬層的面積，減小電阻，降低芯片單位面積電阻，且漏極頂部金屬層通過(guò)絕緣層能夠保持與頂層芯片的絕緣；本實(shí)用新型通過(guò)對(duì)源極頂部金屬層與漏極頂部金屬層的布置，能夠有效降低源極和漏極金屬串聯(lián)電阻，降低芯片單位面積電阻。

技術(shù)特征：

1.一種底層芯片，用于半導(dǎo)體功率器件疊芯結(jié)構(gòu)中，其特征在于，所述底層芯片的上表面設(shè)置有用于連接頂層芯片的源極連接金屬區(qū)和用于連接封裝結(jié)構(gòu)的漏極連接金屬區(qū)；所述底層芯片設(shè)置有源極底部金屬層、漏極底部金屬層、源極頂部金屬層、漏極頂部金屬層及絕緣層；

2.根據(jù)權(quán)利要求1所述的底層芯片，其特征在于，

3.根據(jù)權(quán)利要求2所述的底層芯片，其特征在于，相鄰兩個(gè)所述源極頂部金屬層的端部之間連接有端部金屬層；所述端部金屬層位于源極連接金屬區(qū)外遠(yuǎn)離所述漏極連接金屬區(qū)的一側(cè)。

4.根據(jù)權(quán)利要求2所述的底層芯片，其特征在于，相鄰兩個(gè)所述漏極頂部金屬層的端部之間連接有端部金屬層；所述端部金屬層位于漏極連接金屬區(qū)外遠(yuǎn)離所述源極連接金屬區(qū)的一側(cè)。

5.根據(jù)權(quán)利要求3中所述的底層芯片，其特征在于，相鄰兩個(gè)所述源極頂部金屬層之間連接有中部金屬層，所述中部金屬層位于所述源極連接金屬區(qū)，且與所述端部金屬層間隔設(shè)置；位于相鄰兩個(gè)所述源極頂部金屬層之間的所述漏極頂部金屬層包括第一段金屬層及第二段金屬層，所述第一段金屬層與所述第二段金屬層沿最上層的漏極底部金屬層的垂直方向排布，所述第一段金屬層位于所述端部金屬層與所述中部金屬層之間，所述第二段金屬層的一端位于漏極連接金屬區(qū)、另一端延伸至所述源極連接金屬區(qū)。

6.根據(jù)權(quán)利要求4中所述的底層芯片，其特征在于，相鄰兩個(gè)所述源極頂部金屬層之間連接有中部金屬層，所述中部金屬層位于所述源極連接金屬區(qū)，且與所述端部金屬層間隔設(shè)置；位于相鄰兩個(gè)所述源極頂部金屬層之間的所述漏極頂部金屬層包括第一段金屬層及第二段金屬層，所述第一段金屬層與所述第二段金屬層沿最上層的漏極底部金屬層的垂直方向排布，所述第一段金屬層位于所述端部金屬層與所述中部金屬層之間，所述第二段金屬層的一端位于漏極連接金屬區(qū)、另一端延伸至所述源極連接金屬區(qū)。

7.根據(jù)權(quán)利要求2所述的底層芯片，其特征在于，所述底層芯片上還設(shè)置有疊芯金屬層，所述疊芯金屬層位于所述絕緣層上方，并通過(guò)所述源極開(kāi)窗與至少兩個(gè)所述源極頂部金屬層電氣連接。

8.根據(jù)權(quán)利要求7所述的底層芯片，其特征在于，所述疊芯金屬層為一個(gè)，與所有源極頂部金屬層均電氣連接。

9.根據(jù)權(quán)利要求1-8任一項(xiàng)所述的底層芯片，其特征在于，各所述源極頂部金屬層所對(duì)應(yīng)的源極開(kāi)窗為一個(gè)；或各所述源極頂部金屬層所對(duì)應(yīng)的源極開(kāi)窗為多個(gè)。

10.根據(jù)權(quán)利要求1-8任一項(xiàng)所述的底層芯片，其特征在于，在所述源極頂部金屬層的長(zhǎng)度方向上，所述源極開(kāi)窗的尺寸等于或大于所述源極連接金屬區(qū)的尺寸。

11.一種半導(dǎo)體功率器件疊芯結(jié)構(gòu)，其特征在于，包括頂層芯片和權(quán)利要求1-10任一項(xiàng)所述的底層芯片；所述頂層芯片設(shè)置在所述底層芯片的源極連接金屬區(qū)，所述頂層芯片下表面的漏極金屬與所述底層芯片上表面的源極頂部金屬層連接。

技術(shù)總結(jié)
本技術(shù)提供一種底層芯片及對(duì)應(yīng)的半導(dǎo)體功率器件疊芯結(jié)構(gòu)，底層芯片用于功率半導(dǎo)體芯片的緊湊封裝產(chǎn)品。疊芯結(jié)構(gòu)中，底層芯片上表面的源極金屬需要電氣連接到頂層芯片下表面的漏極金屬；底層芯片的上表面設(shè)置有源極連接金屬區(qū)和漏極連接金屬區(qū)；底層芯片的源極連接金屬區(qū)與底層芯片內(nèi)部的源極金屬相連接；底層芯片的漏極連接金屬區(qū)與底層芯片內(nèi)部的漏極金屬連接；絕緣層覆蓋在源極連接金屬區(qū)和漏極連接金屬區(qū)表面；絕緣層上設(shè)置有源極連接金屬區(qū)開(kāi)窗和漏極連接金屬區(qū)開(kāi)窗；在疊芯區(qū)域，只設(shè)置源極連接金屬區(qū)的開(kāi)窗結(jié)構(gòu)；在疊芯區(qū)域外，只設(shè)置漏極連接金屬區(qū)的開(kāi)窗結(jié)構(gòu)。

技術(shù)研發(fā)人員：吳毅鋒,高吳昊,曾凡明,張大江,張文理
受保護(hù)的技術(shù)使用者：珠海鎵未來(lái)科技有限公司
技術(shù)研發(fā)日：20240321
技術(shù)公布日：2024/12/19