本實用新型涉及一種HEMT器件，特別是涉及一種具有p+型摻雜通道硅襯底的HEMT器件。

背景技術(shù)：

HEMT（High Electron Mobility Transistor），高電子遷移率晶體管，是一種異質(zhì)結(jié)場效應(yīng)晶體管，又稱為調(diào)制摻雜場效應(yīng)晶體管（MODFET）、二維電子氣場效應(yīng)晶體管（2-DEGFET）、選擇摻雜異質(zhì)結(jié)晶體管（SDHT）等。硅襯底因其有大尺寸低成本等特點被廣泛應(yīng)用于氮化鎵（GaN）基的HEMT器件中。擊穿電壓（Breakdown Voltage），是衡量HEMT器件性能的一項重要指標(biāo)，在傳統(tǒng)HEMT器件的（Al，Ga）N/Si界面，由于電荷的集聚，會形成一個導(dǎo)電通道，通過該導(dǎo)電層將電流引入位錯和芯片側(cè)壁等縱向?qū)щ娡ǖ篮?，會造成器件擊穿電壓的大幅下降。多項研究證明，硅襯底和外延層的界面是重要的導(dǎo)電通道，如圖1所示。

技術(shù)實現(xiàn)要素：

本實用新型的目的是提供一種具有p+型摻雜通道硅襯底的HEMT器件。

為達到上述目的，本實用新型采用的技術(shù)方案是：

一種具有p+型摻雜通道硅襯底的HEMT器件，包括硅襯底、形成在所述的硅襯底上表面的外延層，所述的硅襯底的上表面形成有至少一條具有深度p+型摻雜通道，所述的p+型摻雜通道形成對所述的硅襯底上表面導(dǎo)電通道的隔斷。

優(yōu)選地，所述的p+型摻雜通道設(shè)置有多條，相鄰兩條所述的p+型摻雜通道之間的間距為4.5~5.5μm。

優(yōu)選地，所述的p+型摻雜通道的寬度為0.5~1.5μm。

優(yōu)選地，所述的p+型摻雜通道的深度為1.5~2μm。

優(yōu)選地，所述的p+型摻雜通道的摻雜元素為B，摻雜濃度大于>1E19cm^-3。

優(yōu)選地，所述的硅襯底的為摻雜元素B的p型襯底；所述的硅襯底的電阻率為1E3~1E4 Ohm-cm。

優(yōu)選地，所述的外延層包括形成在所述的硅襯底上表面的緩沖層、形成在所述的緩沖層上表面的溝道層以及形成在所述的溝道層上表面的柵極層。

進一步優(yōu)選地，所述的緩沖層為（Al，Ga）N。

進一步優(yōu)選地，所述的溝道層為GaN層。

進一步優(yōu)選地，所述的柵極層為Al_xGa_(1-x)N層，其中x=0.2-0.3。

由于上述技術(shù)方案運用，本實用新型與現(xiàn)有技術(shù)相比具有下列優(yōu)點：

本實用新型在（Al，Ga）N/Si的界面形成間隔式的電荷耗盡區(qū)，能夠有效阻隔了界面導(dǎo)電通道，從而達到提升擊穿電壓的目的。

附圖說明

附圖1為現(xiàn)有技術(shù)的結(jié)構(gòu)示意圖；

附圖2為本實施例的結(jié)構(gòu)示意圖。

其中：1、硅襯底；2、緩沖層；3、溝道層；4、柵極層；5、p+型摻雜通道。

具體實施方式

下面結(jié)合附圖及實施例對本實用新型作進一步描述：

如圖1所示的一種具有p+型摻雜通道硅襯底的HEMT器件，包括硅襯底1、形成在硅襯底1上表面的外延層。其中：外延層包括形成在硅襯底1上表面的緩沖層2、形成在緩沖層2上表面的溝道層3以及形成在溝道層3上表面的柵極層4。在本實施例中：緩沖層2為（Al，Ga）N的化合物層；溝道層3為GaN層；柵極層4為Al_xGa_(1-x)N層，其中x=0.2-0.3。在柵極層4上形成HEMT器件的源極、柵極和漏極。

在本實施例中：硅襯底1采用摻雜元素B的p型襯底，硅襯底1的電阻率為1E3~1E4 Ohm-cm。硅襯底1的上表面形成有至少一條具有深度p+型摻雜通道5，p+型摻雜通道5形成對硅襯底1上表面導(dǎo)電通道的隔斷。p+型摻雜通道5設(shè)置有多條，相鄰兩條p+型摻雜通道5之間的間距為5μm；每條p+型摻雜通道5的寬度為1μm；p+型摻雜通道5的深度為1~2μm；p+型摻雜通道5的摻雜元素為B，摻雜濃度大于>1E19cm^-3。

在形成p+型摻雜通道5時，在外延生長之前，通過選擇性離子注入的方法在硅襯底1表面形成多條間隔式的p+型摻雜通道5。

上述實施例只為說明本實用新型的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此限制本實用新型的保護范圍。凡根據(jù)本實用新型精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本實用新型的保護范圍之內(nèi)。