本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種靜電放電保護(hù)電路。

背景技術(shù)：

靜電放電是在電子裝配過程中電路板與元件損壞的一個(gè)熟悉且被低估的根源。它影響著每一個(gè)制造商，無論其大小。雖然很多人認(rèn)為他們是在靜電放電安全的環(huán)境中生產(chǎn)產(chǎn)品，但事實(shí)上靜電放電有關(guān)的損壞繼續(xù)給全世界電子制造工業(yè)帶來每年數(shù)十億美金的代價(jià)。

一顆靜電放電設(shè)計(jì)良好的芯片，應(yīng)該在每個(gè)輸入和輸出腳上都有專門的靜電放電保護(hù)電路。而scr(可控硅，siliconcontrolledrectifier)結(jié)構(gòu)作為一種常用的靜電放電保護(hù)電路，起著非常重要的作用。常見的scr(可控硅)結(jié)構(gòu)如圖1所示，是由第一p層p1、第一n層n1、第二p層p2、第二n層n2四層三端結(jié)構(gòu)元件，共有三個(gè)pn結(jié)。其作為傳統(tǒng)的靜電放電保護(hù)電路，具有面積小，放電能力強(qiáng)的優(yōu)點(diǎn)。但是，由于其同時(shí)具有三個(gè)pn結(jié)，造成比較容易觸發(fā)閂鎖效應(yīng)，從而導(dǎo)致芯片的燒毀。

技術(shù)實(shí)現(xiàn)要素：

為解決現(xiàn)有可控硅型靜電放電電路容易觸發(fā)閂鎖效應(yīng)的技術(shù)問題，本發(fā)明提供了一種靜電放電保護(hù)電路。

一種靜電放電保護(hù)電路，該電路包括：第一p層p1、第一n層n1、多晶硅層poly、第二p層p2、第二n層n2，所述第一p層p1、第一n層n1、第二p層p2、第二n層n2依次疊加，所述多晶硅層poly位于所述第二p層p2內(nèi)部且與所述第一n層n1的一面的中間部分相接觸。

上述靜電放電保護(hù)電路在傳統(tǒng)的靜電放電保護(hù)電路的基礎(chǔ)上，在第一n層n1與第二p層p2這兩層之間插入了多晶硅層poly，實(shí)踐證明，多晶硅層的引入大大降低了閂鎖效應(yīng)觸發(fā)的可能，提高了電路的靜電放電性能。

附圖說明

圖1是傳統(tǒng)的靜電放電保護(hù)電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施方式提供的靜電放電保護(hù)電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明了，下面結(jié)合具體實(shí)施方式并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。

為解決現(xiàn)有可控硅型靜電放電電路容易觸發(fā)閂鎖效應(yīng)的技術(shù)問題，本發(fā)明提供了一種靜電放電保護(hù)電路，如圖2所示，該電路包括：第一p層p1、第一n層n1、多晶硅層poly、第二p層p2、第二n層n2，所述第一p層p1、第一n層n1、第二p層p2、第二n層n2依次疊加，所述多晶硅層poly位于所述第二p層p2內(nèi)部且與所述第一n層n1的一面的中間部分相接觸。

上述靜電放電保護(hù)電路在傳統(tǒng)的靜電放電保護(hù)電路的基礎(chǔ)上，在第一n層n1與第二p層p2這兩層之間插入了多晶硅層poly，實(shí)踐證明，多晶硅層的引入大大降低了閂鎖效應(yīng)觸發(fā)的可能，提高了電路的靜電放電性能。

應(yīng)當(dāng)理解的是，本發(fā)明的上述具體實(shí)施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構(gòu)成對(duì)本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供了一種靜電放電保護(hù)電路，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。該電路包括：第一P層P1、第一N層N1、多晶硅層POLY、第二P層P2、第二N層N2，所述第一P層P1、第一N層N1、第二P層P2、第二N層N2依次疊加，所述多晶硅層POLY位于所述第二P層P2內(nèi)部且與所述第一N層N1的一面的中間部分相接觸。該靜電放電保護(hù)電路在傳統(tǒng)的靜電放電保護(hù)電路的基礎(chǔ)上，在第一N層N1與第二P層P2這兩層之間插入了多晶硅層POLY，實(shí)踐證明，多晶硅層的引入大大降低了閂鎖效應(yīng)觸發(fā)的可能，提高了電路的靜電放電性能。

技術(shù)研發(fā)人員：不公告發(fā)明人
受保護(hù)的技術(shù)使用者：長(zhǎng)沙方星騰電子科技有限公司
技術(shù)研發(fā)日：2017.07.10
技術(shù)公布日：2017.11.03