本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體的說是涉及一種橫向絕緣柵雙極型晶體管。

背景技術(shù)：

絕緣柵雙極型晶體管(igbt)是一種mos場效應(yīng)和雙極型晶體管復(fù)合的新型電力電子器件，它既有mosfet易于驅(qū)動，控制簡單的優(yōu)點，又有功率晶體管導(dǎo)通壓降低，通態(tài)電流大，損耗小的優(yōu)點，已成為中高功率電力電子領(lǐng)域的主流功率開關(guān)器件，廣泛應(yīng)用在諸如通信、能源、交通、工業(yè)、醫(yī)學、家用電器及航空航天等國民經(jīng)濟的各個領(lǐng)域。國際知名半導(dǎo)體公司，如abb，infineon(ir)，st，renesas，mitsubishi，fuji等相繼投入到igbt的研發(fā)和制造中。近年來，作為功率電子學的熱點領(lǐng)域，igbt更是獲得了美國、日本和歐洲等發(fā)達國家和地區(qū)的高度重視。

igbt在導(dǎo)通過程中，電子經(jīng)過mos溝道進入n型漂移區(qū)中，從而引起p型集電區(qū)向漂移區(qū)注入大量的空穴。因此，處于開態(tài)的igbt漂移區(qū)中存儲有大量的過剩電子-空穴對，這些電子-空穴對形成電導(dǎo)調(diào)制效應(yīng)，極大地降低了漂移區(qū)電阻，從而降低正向?qū)▔航祐ce。實際應(yīng)用中，為減小開態(tài)損耗，總是希望vce越低越好。但vce越低意味著電導(dǎo)調(diào)制效應(yīng)越強烈，漂移區(qū)中過剩的電子-空穴對越多，這些大量的電子-空穴對在igbt關(guān)斷過程中需要被全部抽取和復(fù)合，從而導(dǎo)致關(guān)斷損耗eoff增加。vce與eoff是igbt的一組重要的折中關(guān)系，它直接關(guān)系到開態(tài)損耗與關(guān)斷損耗的大小。igbt每一代產(chǎn)品的更迭，其中都包含對該折中關(guān)系的優(yōu)化。

目前，橫向功率器件廣泛采用絕緣層上硅(soi)技術(shù)，以減小寄生電容、抑制襯底電流、消除襯底引起的閂鎖效應(yīng)等。其典型的制備工藝包括注氧隔離simox技術(shù)、鍵合技術(shù)以及smart-cut技術(shù)等。橫向igbt(ligbt)由于柵驅(qū)動功率小、電流處理能力強、易于集成的優(yōu)點，廣泛應(yīng)用于功率集成ic(pics)以及智能功率ic中，其基本結(jié)構(gòu)如圖1所示。由于關(guān)斷過程需要抽取漂移區(qū)中的過剩載流子，導(dǎo)致其關(guān)斷時間較長，關(guān)斷損耗較大，限制了ligbt在高頻領(lǐng)域的應(yīng)用。為改善ligbt的vce-eoff折中關(guān)系，最有效的方法是在關(guān)斷過程中增加電子抽取通路，以減小電流的下降時間，典型結(jié)構(gòu)為陽極短路(sa-ligbt)結(jié)構(gòu)，如圖2所示。然而，該結(jié)構(gòu)在正向?qū)〞r，電子通過n+發(fā)射區(qū)5、p型體區(qū)4的表面溝道、低摻雜n型漂移區(qū)3、集電極n+區(qū)8到達集電極，形成寄生mos結(jié)構(gòu)，產(chǎn)生電子電流通路，會導(dǎo)致導(dǎo)通曲線呈現(xiàn)負阻現(xiàn)象，并減弱漂移區(qū)的電導(dǎo)調(diào)制效應(yīng)，增大正向?qū)▔航?，不利于器件的實際應(yīng)用。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種高速低損耗的橫向絕緣柵雙極型晶體管。本發(fā)明結(jié)構(gòu)通過在器件漂移區(qū)表面形成多晶二極管并在集電極附近集成pmos和齊納二極管(或二極管串)，在阻斷狀態(tài)下，通過器件表面多晶二極管反偏狀態(tài)下漂移區(qū)耗盡提供的電荷和場板作用，在提高器件漂移區(qū)摻雜濃度的同時可獲得比傳統(tǒng)ligbt結(jié)構(gòu)更高的耐壓；在器件關(guān)斷過程中，隨著集電極電壓的增加，利用集電極電壓的變化以及表面多晶二極管和齊納二極管(或二極管串)形成的自偏置效應(yīng)使集電極附近的pmos自動開啟并導(dǎo)通，在集電極端形成電子電流通路，加快ligbt內(nèi)部的載流子抽取，同時多晶二極管漂移區(qū)耗盡提供的電荷和場板作用加快器件漂移區(qū)表面耗盡層的縱向擴展，進一步加快ligbt器件內(nèi)部的載流子抽取，從而提高器件的關(guān)斷速度，進一步降低器件的關(guān)斷損耗；在導(dǎo)通狀態(tài)下，集電極電壓較低，表面多晶二極管和齊納二極管(或二極管串)形成的自偏置效應(yīng)使集電極附近的pmos處于關(guān)斷狀態(tài)，電子電流通路被截斷，附加結(jié)構(gòu)的存在不會影響器件的正向?qū)ㄌ匦?，因此本發(fā)明結(jié)構(gòu)具有與傳統(tǒng)ligbt相同的導(dǎo)通壓降并且在導(dǎo)通過程中不存在負阻現(xiàn)象。本發(fā)明結(jié)構(gòu)不僅適用于n型ligbt器件，也適用于p型ligbt器件，僅需將結(jié)構(gòu)中材料的摻雜類型進行n和p的互換。為了描述方便以下僅以n型ligbt器件為例來說明。

本發(fā)明的技術(shù)方案是：如圖3所示，一種橫向絕緣柵雙極型晶體管，包括從下至上依次層疊設(shè)置的襯底1、絕緣層2和n型低摻雜漂移區(qū)3；所述n型低摻雜漂移區(qū)3上層兩側(cè)分別具有p型體區(qū)4和n型緩沖區(qū)7，所述p型體區(qū)4上層具有相互并列設(shè)置的p+接觸區(qū)6和n+發(fā)射區(qū)5，其中n+發(fā)射區(qū)5位于靠近n型緩沖區(qū)7的一側(cè)，所述n型緩沖區(qū)7中具有p型集電區(qū)8；所述p+接觸區(qū)6和部分n+發(fā)射區(qū)5上表面具有發(fā)射極金屬電極130，所述p型體區(qū)4上表面具有第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)由第一柵介質(zhì)層110和位于第一柵介質(zhì)層110上表面的第一多晶硅柵電極120構(gòu)成，所述第一柵介質(zhì)層110的下表面與部分n+發(fā)射區(qū)5上表面、p型體區(qū)4上表面和部分n型低摻雜漂移區(qū)3上表面接觸；所述p型集電區(qū)8上表面具有集電極金屬電極131，其特征在于，在所述p型體區(qū)4和n型緩沖區(qū)7之間的n型低摻雜漂移區(qū)3上表面具有介質(zhì)層112，所述介質(zhì)層112的下表面還與部分n型緩沖區(qū)7的上表面接觸；所述介質(zhì)層112上表面具有多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123，其中p型區(qū)122位于多晶硅p+區(qū)121和n+區(qū)123之間并相互連接形成多晶硅二極管，p+區(qū)121位于靠近p型體區(qū)4的一側(cè)，n+區(qū)123位于靠近n型緩沖區(qū)7一側(cè)；所述p+區(qū)121上表面具有第一金屬電極132，n+區(qū)123上表面具有第二金屬電極133；所述第一金屬電極132與發(fā)射極金屬電極130之間電氣連接；所述n型緩沖區(qū)7上層還具有相互接觸高摻雜n+區(qū)9和高摻雜p+區(qū)10，其中高摻雜n+區(qū)9位于靠近p型體區(qū)4的一側(cè)；所述高摻雜n+區(qū)9和高摻雜p+區(qū)10的上表面具有第三金屬電極134；所述n型緩沖區(qū)7的上表面具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)由第二柵介質(zhì)層111和位于第二柵介質(zhì)層111上表面的第二多晶硅電極124構(gòu)成；所述第二金屬電極133和第二多晶硅電極124之間電氣連接，所述第二多晶硅電極124通過齊納二極管140與集電極金屬電極131相連，其中齊納二極管140的陰極接集電極金屬電極131，齊納二極管140的陽極接金屬電極133與第二多晶硅電極124。

上述方案為本發(fā)明總的技術(shù)方案，在上述方案中，可根據(jù)實際需要調(diào)節(jié)n型低摻雜漂移區(qū)3和多晶硅p型區(qū)122的濃度、厚度和形狀，使多晶硅p型區(qū)122和n型低摻雜漂移區(qū)3在器件擊穿之前全耗盡；也可根據(jù)實際需要調(diào)節(jié)介質(zhì)層111的厚度和材料，以及介質(zhì)層111下n型緩沖層7表面的濃度，使由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos在器件的導(dǎo)通狀態(tài)下關(guān)斷，在器件關(guān)斷過程中開啟；還可調(diào)整p型集電區(qū)8與n+區(qū)9和p+區(qū)10的相對位置，使p型集電區(qū)8相對于n+區(qū)9和p+區(qū)10更靠近p型體區(qū)4，如圖4所示；調(diào)整p型集電區(qū)8與n+區(qū)9和p+區(qū)10的相對位置，使p型集電區(qū)8與n+區(qū)9和p+區(qū)10在垂直于水平方向的器件寬度方向排列，即由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos的溝道方向垂直于p型體區(qū)4形成的mos溝道方向。

進一步的，所述齊納二極管140由多個串聯(lián)的二極管替代，二極管串的陽極接集電極金屬電極131、陰極接第二金屬電極133與第二多晶硅電極124，并且二極管串的開啟電壓值大于pmos的閾值電壓絕對值。

更進一步的，在二極管串的兩端反并聯(lián)一個齊納二極管或二極管。

進一步的，所述p型集電區(qū)8及集電極金屬電極131和高摻雜n+區(qū)9、高摻雜p+區(qū)10及第三金屬電極134的位置互換。

更進一步的，所述齊納二極管集成在介質(zhì)層112上方靠近集電極金屬電極131一側(cè)，相應(yīng)的集電極金屬電極131延伸至與介質(zhì)層112側(cè)面接觸并覆蓋部分齊納二極管上表面。

上述方案中，如圖5所示，齊納二極管與多晶硅二極管共用高摻雜n+區(qū)123，高摻雜n+區(qū)123為齊納二極管的陽極，多晶硅n+區(qū)126為齊納二極管陰極，多晶硅p+區(qū)125為齊納二極管陽極和陰極之間的高摻雜區(qū)；在介質(zhì)層112上方多晶硅層中的齊納二極管類型、位置和形狀可根據(jù)需要進行調(diào)整，比如n+區(qū)126和p+區(qū)125可在垂直于水平方向的器件寬度方向排列；齊納二極管的穩(wěn)壓值可根據(jù)實際需要調(diào)節(jié)，使齊納二極管的穩(wěn)壓值大于pmos的閾值電壓絕對值。

進一步的，上述方案中，如圖9所示，所述第一金屬電極132和第二金屬電極133之間還具有電容151。所述電容可以通過表面布線時由多晶硅電極124和發(fā)射極金屬電極130之間形成的寄生電容形成，也可通過在n型低摻雜漂移區(qū)3中或表面布線的金屬層中通過集成電容形成。

本發(fā)明中柵介質(zhì)層110，介質(zhì)層111和介質(zhì)層112的厚度和材料可以相同也可以不同，所用的材料可以是二氧化硅(sio2)，也可以是三氧化二鋁(al2o3)，二氧化鉿(hfo2)或者氮化硅(si3n4)等高k材料；器件所用半導(dǎo)體材料可采用硅(si)、碳化硅(sic)、砷化鎵(gaas)或者氮化鎵(gan)等予以實現(xiàn)。

本發(fā)明的有益效果是：在導(dǎo)通狀態(tài)下，本發(fā)明結(jié)構(gòu)具有與傳統(tǒng)ligbt相同的工作狀況，具有相同的導(dǎo)通壓降并且在導(dǎo)通過程中不存在負阻現(xiàn)象；在阻斷狀態(tài)下，具有更高的擊穿電壓；同時在關(guān)斷過程中，具有更快的關(guān)斷速度和更低的關(guān)斷損耗。

附圖說明

圖1是傳統(tǒng)的橫向絕緣柵雙極型晶體管示意圖；

圖2是傳統(tǒng)的陽極短路橫向絕緣柵雙極型晶體管示意圖；

圖3是實施例1的結(jié)構(gòu)示意圖；

圖4是實施例2的結(jié)構(gòu)示意圖；

圖5是實施例3的結(jié)構(gòu)示意圖；

圖6是實施例4的結(jié)構(gòu)示意圖；

圖7是實施例5的結(jié)構(gòu)示意圖；

圖8是實施例6的結(jié)構(gòu)示意圖；

圖9是實施例7的結(jié)構(gòu)示意圖；

圖1-圖9中：1為p型襯底、2為氧化層、3為低摻雜n型漂移區(qū)、4為p型體區(qū)、5為n+發(fā)射區(qū)、6為高摻雜p+區(qū)、7為n型緩沖層、8為p型集電區(qū)、9為高摻雜n+區(qū)、10為高摻雜p+區(qū)、110為柵介質(zhì)層、111為第一介質(zhì)層、112為第二介質(zhì)層、120為柵電極、121為多晶硅p+區(qū)、122為多晶硅p型區(qū)、123為多晶硅n+區(qū)、124為多晶硅電極、125多晶硅p+區(qū)、126為多晶硅n+區(qū)、130為發(fā)射極金屬電極、131為集電極金屬電極、132為第一金屬電極、133為第二金屬電極、134為第三金屬電極、140為齊納二極管、141為二極管串、151為電容；

圖10是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制備工藝基本流程；

圖11-圖17是本發(fā)明提供的一種橫向絕緣柵雙極型晶體管制備過程中獲得的器件結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明進行詳細的描述。

實施例1

如圖3所示，為本例的結(jié)構(gòu)示意圖，包括從下至上依次層疊設(shè)置的襯底1、絕緣層2和n型低摻雜漂移區(qū)3；所述n型低摻雜漂移區(qū)3上層兩側(cè)分別具有p型體區(qū)4和n型緩沖區(qū)7，所述p型體區(qū)4上層具有相互并列設(shè)置的p+接觸區(qū)6和n+發(fā)射區(qū)5，其中n+發(fā)射區(qū)5位于靠近n型緩沖區(qū)7的一側(cè)，所述n型緩沖區(qū)7中具有p型集電區(qū)8；所述p+接觸區(qū)6和部分n+發(fā)射區(qū)5上表面具有發(fā)射極金屬電極130，所述p型體區(qū)4上表面具有第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)由第一柵介質(zhì)層110和位于第一柵介質(zhì)層110上表面的第一多晶硅柵電極120構(gòu)成，所述第一柵介質(zhì)層110的下表面與部分n+發(fā)射區(qū)5上表面、p型體區(qū)4上表面和部分n型低摻雜漂移區(qū)3上表面接觸；所述p型集電區(qū)8上表面具有集電極金屬電極131，其特征在于，在所述p型體區(qū)4和n型緩沖區(qū)7之間的n型低摻雜漂移區(qū)3上表面具有介質(zhì)層112，所述介質(zhì)層112的下表面還與部分n型緩沖區(qū)7的上表面接觸；所述介質(zhì)層112上表面具有多晶硅p+區(qū)121、p型區(qū)122和n+區(qū)123，其中p型區(qū)122位于多晶硅p+區(qū)121和n+區(qū)123之間并相互連接形成多晶硅二極管，p+區(qū)121位于靠近p型體區(qū)4的一側(cè)，n+區(qū)123位于靠近n型緩沖區(qū)7一側(cè)；所述p+區(qū)121上表面具有第一金屬電極132，n+區(qū)123上表面具有第二金屬電極133；所述第一金屬電極132與發(fā)射極金屬電極130之間電氣連接；所述n型緩沖區(qū)7上層還具有相互接觸高摻雜n+區(qū)9和高摻雜p+區(qū)10，其中高摻雜n+區(qū)9位于靠近p型體區(qū)4的一側(cè)；所述高摻雜n+區(qū)9和高摻雜p+區(qū)10的上表面具有第三金屬電極134；所述n型緩沖區(qū)7的上表面具有第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)由第二柵介質(zhì)層111和位于第二柵介質(zhì)層111上表面的第二多晶硅電極124構(gòu)成；所述第二金屬電極133和第二多晶硅電極124之間電氣連接，所述二多晶硅電極124通過齊納二極管140與集電極金屬電極131相連，其中齊納二極管140的陰極接集電極金屬電極131，齊納二極管140的陽極接金屬電極133與第二多晶硅電極124。

本例中所述n型低摻雜漂移區(qū)3和多晶硅p型區(qū)122在器件擊穿之前全耗盡；所述多晶硅柵電極120與多晶硅p+區(qū)121的間距小于1微米，所述多晶硅p+區(qū)121和n+區(qū)123的寬度小于1微米，所述多晶硅n+區(qū)123與金屬電極134的間距小于1微米；通過調(diào)節(jié)介質(zhì)層111的厚度和材料，以及介質(zhì)層111下n型緩沖層7表面的濃度，使由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos器件的閾值電壓為-2v-0v；所述齊納二極管140與本發(fā)明結(jié)構(gòu)的其它部分集成在同一芯片上，通過調(diào)節(jié)齊納二極管140的參數(shù)使齊納二極管的穩(wěn)壓值為2v-5v。

本例的工作原理為：

在阻斷狀態(tài)下，本例中發(fā)射極金屬電極130和柵電極120接地，集電極金屬電極131接高電壓vc。此時，在器件表面通過齊納二極管140和由p+區(qū)121、p型區(qū)122和n+區(qū)123組成的多晶二極管形成的集電極到發(fā)射極支路上，齊納二極管擊穿處于穩(wěn)壓狀態(tài)，齊納二極管陽極側(cè)電壓保持vc-vz不變(vz是齊納二極管穩(wěn)壓值)。由于齊納二極管的穩(wěn)壓值vz較低，因此集電極電壓主要由多晶二極管承擔，多晶二極管的低摻雜p區(qū)122耗盡后為負電荷；同時，在多晶二極管下低摻雜n區(qū)3中，由于低摻雜n區(qū)3和p型體區(qū)4形成的pn結(jié)反偏，并且由于p型體區(qū)4和n型緩沖層7濃度遠高于低摻雜n區(qū)3，因此耐壓主要由低摻雜n區(qū)3承擔，低摻雜n區(qū)3耗盡后為正電荷；此時，低摻雜p區(qū)122耗盡后的負電荷對低摻雜n區(qū)3耗盡后的正電荷形成電荷補償，通過低摻雜p區(qū)122提供的附加電荷和場板作用，通過使多晶硅p型區(qū)122和低摻雜漂移區(qū)3在器件擊穿之前全耗盡，可大幅提高本發(fā)明ligbt的擊穿電壓并提高低摻雜漂移區(qū)3的摻雜濃度。此外，由于多晶硅電極124與齊納二極管140相連，由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos的柵源電壓保持vz值，通過調(diào)節(jié)pmos的閾值電壓使齊納二極管的穩(wěn)壓值大于pmos的閾值電壓絕對值，此時pmos開啟，重摻雜n+區(qū)9通過金屬電極134和pmos與p型集電區(qū)8相連，通過金屬電極134在n+區(qū)9和p+區(qū)10之間電子電流和空穴電流的轉(zhuǎn)換，形成陽極短路結(jié)構(gòu)，降低了p型集電區(qū)8/低摻雜n型漂移區(qū)3/p型體區(qū)4形成的三極管的增益，從而進一步提高了器件的擊穿電壓；

在導(dǎo)通狀態(tài)下，本例中發(fā)射極金屬電極130接地，柵電極120和集電極金屬電極131接高電平，此時p型體區(qū)4表面反型mos溝道開啟，n+發(fā)射區(qū)5向低摻雜漂移區(qū)3中注入電子，同時p型集電區(qū)8向低摻雜漂移區(qū)3中注入空穴，絕緣柵雙極型晶體管導(dǎo)通。此時，在器件表面通過齊納二極管140和多晶二極管形成的集電極到發(fā)射極支路上，多晶二極管和齊納二極管均形成反偏，同時由于集電極電壓較低，齊納二極管140不能擊穿，多晶硅電極124和集電極金屬電極131之間形成的pmos柵源電壓低于pmos閾值電壓，pmos處于關(guān)斷狀態(tài)，n+區(qū)9和p型集電區(qū)8處于斷開狀態(tài)，附加結(jié)構(gòu)的存在不會影響器件的正向?qū)ㄌ匦?。因此，在?dǎo)通狀態(tài)下，本發(fā)明結(jié)構(gòu)的工作狀況與傳統(tǒng)橫向絕緣柵雙極型晶體管相同，具有與傳統(tǒng)ligbt相同的導(dǎo)通壓降并且在導(dǎo)通過程中不存在負阻現(xiàn)象。

在關(guān)斷過程中，本例中發(fā)射極金屬電極130接地，柵電極120電壓由高電平逐漸降低，p型體區(qū)4表面mos溝道截止，集電極金屬電極131電壓逐漸增加。隨著集電極金屬電極131電壓的增加，當集電極電壓低于齊納二極管擊穿電壓vz時，在器件表面通過齊納二極管140和多晶二極管形成的集電極到發(fā)射極支路上，齊納二極管未擊穿，此時，pmos柵源電壓低于其閾值電壓，pmos處于關(guān)斷狀態(tài)。當集電極電壓高于齊納二極管擊穿電壓vz后，齊納二極管擊穿，多晶二極管開始承擔電壓，此時pmos柵源電壓即穩(wěn)定為vz不變，通過調(diào)節(jié)pmos的閾值電壓使齊納二極管的穩(wěn)壓值大于pmos的閾值電壓絕對值，此時pmos開啟并導(dǎo)通，重摻雜n+區(qū)9通過金屬電極134和pmos與p型集電區(qū)8相連，通過金屬電極134在n+區(qū)9和p+區(qū)10之間電子電流和空穴電流的轉(zhuǎn)換，形成陽極短路結(jié)構(gòu)，此時，漂移區(qū)中的電子由高摻雜n+區(qū)9抽取并經(jīng)過金屬電極134轉(zhuǎn)換為空穴電流經(jīng)pmos漏極p+區(qū)10、柵介質(zhì)層111下方的反型層、pmos源極p+區(qū)8，最后到達集電極金屬131。該過程完成了低摻雜n型漂移區(qū)3中電子的抽取，從而大大提高了ligbt的關(guān)斷速度，降低了關(guān)斷損耗。同時，在關(guān)斷過程中，當集電極電壓高于齊納二極管擊穿電壓vz后，齊納二極管擊穿，多晶二極管開始承擔電壓，多晶二極管漂移區(qū)122開始耗盡，多晶二極管漂移區(qū)耗盡提供的電荷和場板作用加快了器件漂移區(qū)表面耗盡層的縱向擴展，進一步加快ligbt器件內(nèi)部的載流子抽取，從而提高器件的關(guān)斷速度，進一步降低器件的關(guān)斷損耗。此外，高的低摻雜漂移區(qū)3摻雜濃度的采用進一步減小了需抽取的過剩載流子的濃度，進一步提高了器件的關(guān)斷速度，降低了器件的關(guān)斷損耗。

實施例2

如圖4所示，本例與實施例1不同的地方在于，本例中與實施例1相比p型集電區(qū)8及集電極金屬電極131和高摻雜n+區(qū)9、高摻雜p+區(qū)10及第三金屬電極134的位置進行了互換。因此本例中p型集電區(qū)8相對于n+區(qū)9和p+區(qū)10更靠近p型體區(qū)4；與實施例1相比減小了p型集電區(qū)8與n型低摻雜漂移區(qū)3之間的等效n型緩沖層7厚度，進一步減小了器件的導(dǎo)通損耗。

實施例3

如圖5所示，本例與實施例2相比，在介質(zhì)層112上方的多晶硅層中直接形成齊納二極管，所述齊納二極管與多晶硅二極管共用高摻雜n+區(qū)123，高摻雜n+區(qū)123為齊納二極管的陽極，多晶硅n+區(qū)126為齊納二極管陰極，多晶硅p+區(qū)125為齊納二極管陽極和陰極之間的高摻雜區(qū)；同時，在介質(zhì)層112上方多晶硅層中的齊納二極管類型、位置和形狀可根據(jù)需要進行調(diào)整，比如n+區(qū)126和p+區(qū)125可在垂直于水平方向的器件寬度方向排列；與實施例2相比提高了集成度，減小了芯片的面積.

實施例4

如圖6所示，與實施例1相比，在實施例1的基礎(chǔ)上齊納二極管由多個串聯(lián)的二極管所取代，二極管串的陽極接集電極金屬131，陰極接金屬電極133與多晶硅電極124，并且二極管串的開啟電壓值大于pmos的閾值電壓絕對值。與實施例1相比提高了開啟電壓的工藝一致性.

實施例5

如圖7所示，在實施例4的基礎(chǔ)上在二極管串的兩端還可反并聯(lián)一個齊納二極管或二極管。與第實施例4相比在器件開啟過程中使多晶硅電極124和金屬電極133的電位跟隨集電極金屬131的電位變化，電位差小于一個二極管的開啟電壓.

實施例6

如圖8所示，與實施例4相比，本例中多晶硅p型區(qū)122采用n型材料。

實施例7

如圖9所示，與實施例3相比，本例中在所述第一金屬電極132和第二金屬電極133之間還具有電容151；所述電容151的電容值小于由n+區(qū)9、p+區(qū)10、介質(zhì)層111、多晶硅電極124、p型集電區(qū)8以及n型緩沖層7形成的pmos的柵極電容值。所述電容可以通過表面布線時由多晶硅電極124和發(fā)射極金屬電極130之間形成的寄生電容形成，也可通過在n型低摻雜漂移區(qū)3中或表面布線的金屬層中通過集成電容形成。與實施例3相比提高了對多晶硅電極124電壓的控制，進一步提高了器件的性能。

本發(fā)明還給出了橫向絕緣柵雙極型晶體管制備工藝，基本工藝流程如圖10所示，其基本工藝流程與傳統(tǒng)ligbt相同，不需要額外增加工藝過程。以200vn型橫向絕緣柵雙極型晶體管結(jié)構(gòu)為例，說明其具體工藝步驟。首先選取合適的soi材料，埋氧層厚度在0.5～1um之間、埋氧上硅厚度5～15um、電阻率5～10ω·cm；在此基礎(chǔ)上進行nbuffer光刻、磷離子注入并高溫推結(jié)形成n型緩沖層7，n型緩沖層7的厚度為1～3um；之后熱氧化形成氧化層并進行多晶硅淀積并光刻、刻蝕形成ligbt的柵介質(zhì)層110、柵電極120、介質(zhì)層111、多晶硅電極124、介質(zhì)層112以及介質(zhì)層112上的多晶層，氧化層的厚度為50～100納米，多晶層的厚度為0.5～1um，多晶層為p型摻雜，摻雜濃度為10¹⁵～10¹⁶cm^-3；完成多晶硅工藝后進行pbody光刻和硼離子注入，形成p型體區(qū)4，p型體區(qū)4的厚度為1～3um；然后進行n+光刻和砷離子注入形成n+發(fā)射區(qū)5、重摻雜n+區(qū)9、多晶硅二極管n+區(qū)123；之后進行p+光刻和硼離子注入，形成高摻雜p+區(qū)6、高摻雜p+區(qū)10、多晶硅二極管p+區(qū)121；隨后進行p型集電區(qū)光刻和硼離子注入，形成p型集電區(qū)8；接著進行bpsg淀積、孔光刻、金屬淀積并光刻、刻蝕形成金屬互聯(lián)、最后進行鈍化處理。