本發(fā)明涉及半導(dǎo)體工藝領(lǐng)域，特別涉及一種半導(dǎo)體器件制備方法。

背景技術(shù)：

隨著集成電路的發(fā)展，器件尺寸越來越小，集成度越來越高，隨著半導(dǎo)體器件特征尺寸的不斷減小，傳統(tǒng)的平面半導(dǎo)體制造技術(shù)已經(jīng)無法使用，非平面技術(shù)的半導(dǎo)體器件應(yīng)運(yùn)而生，例如絕緣體上硅，雙柵，多柵等新工藝的應(yīng)用。

目前鰭式場效應(yīng)管在小尺寸領(lǐng)域被廣泛使用，而具有全包圍柵極(gate-all-around)結(jié)構(gòu)的半導(dǎo)體器件由于在器件性能及能有效抑制短溝道效應(yīng)(shortchanneleffect)的特殊效用，正是半導(dǎo)體業(yè)界所追求的非平面技術(shù)之一。在這種結(jié)構(gòu)中，由于半導(dǎo)體器件的溝道被柵極包圍，所以半導(dǎo)體器件漏場的影響也被消除，有效抑制了半導(dǎo)體器件的漏電及穿通問題。由于全包圍柵極懸空于底部半導(dǎo)體襯底之上，因此全包圍柵極器件的制造工藝較為復(fù)雜。

技術(shù)實現(xiàn)要素：

本發(fā)明提出了一種半導(dǎo)體器件制備方法，用于制作具有全包圍柵極的半導(dǎo)體器件，從而解決上述問題。

為達(dá)到上述目的，本發(fā)明提供一種半導(dǎo)體器件制備方法，所述半導(dǎo)體器件為鰭式場效應(yīng)晶體管結(jié)構(gòu)，包括以下步驟：

步驟一：提供一以鰭式場效應(yīng)晶體管為半導(dǎo)體基體的半導(dǎo)體襯底，所述半導(dǎo)體襯底上方形成有漏區(qū)、源區(qū)以及位于所述源區(qū)和漏區(qū)之間的鰭形溝道區(qū)，所述源區(qū)、所述漏區(qū)和所述鰭形溝道區(qū)上表面覆蓋掩膜層；

步驟二：對步驟一所述的結(jié)構(gòu)進(jìn)行氧化物層沉積，直至將所述半導(dǎo)體襯底覆蓋，使得所述氧化物層上表面與所述掩膜層上表面齊平，去除部分所述氧化物層，被去除的氧化物層的深度大于所述掩膜層的高度；

步驟三：對步驟二中暴露出的位于所述掩膜層下方的所述鰭形溝道區(qū)進(jìn)行摻雜外延層的生長，所述摻雜外延層向所述鰭形溝道區(qū)兩側(cè)水平向生長，接著將所述掩膜層去除，繼續(xù)去除部分所述氧化物層，被去除的氧化物層的深度小于所述摻雜外延生長層與半導(dǎo)體襯底之間的高度；

步驟四：刻蝕位于兩側(cè)摻雜外延層之間的所述鰭形溝道區(qū)，直至所述鰭形溝道區(qū)的頂部與剩余的所述氧化物層齊平，對所述摻雜外延層沉積導(dǎo)電材料層形成全包圍柵極。

作為優(yōu)選，所述半導(dǎo)體基體為單晶硅。

作為優(yōu)選，所述掩膜層為氮化硅或者氮氧化硅。

作為優(yōu)選，所述氧化物層材料為氧化硅。

作為優(yōu)選，所述摻雜外延層為硅摻雜或者碳摻雜。

作為優(yōu)選，步驟二和步驟三中去除部分所述氧化物層的方法為濕法刻蝕或者siconi蝕刻。

作為優(yōu)選，步驟四中刻蝕位于兩側(cè)摻雜外延層之間的所述鰭形溝道區(qū)使用濕法刻蝕。

作為優(yōu)選，步驟四中沉積導(dǎo)電材料層形成全包圍柵極的方法為依次沉積介電層和金屬層，所述介電層的介電常數(shù)高于二氧化硅。

作為優(yōu)選，步驟四中沉積導(dǎo)電材料層形成全包圍柵極的方法為依次沉積氧化層和多晶硅。

作為優(yōu)選，沉積氧化層的方法為使用氧化工藝或者原位水汽生成工藝。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明提供一種半導(dǎo)體器件制備方法，所述半導(dǎo)體器件為鰭式場效應(yīng)晶體管結(jié)構(gòu)，使用如下步驟制作全包圍柵極：步驟一：提供一以鰭式場效應(yīng)晶體管為半導(dǎo)體基體的半導(dǎo)體襯底，半導(dǎo)體襯底上方形成有漏區(qū)、源區(qū)以及位于源區(qū)和漏區(qū)之間的鰭形溝道區(qū)，源區(qū)、漏區(qū)和鰭形溝道區(qū)上表面覆蓋掩膜層；

步驟二：對步驟一的結(jié)構(gòu)進(jìn)行氧化物層沉積，直至將半導(dǎo)體襯底覆蓋，使得氧化物層上表面與掩膜層上表面齊平，去除部分氧化物層，被去除的氧化物層的深度大于掩膜層的高度；

步驟三：對步驟二中暴露出的位于掩膜層下方的鰭形溝道區(qū)進(jìn)行摻雜外延層的生長，摻雜外延層向鰭形溝道區(qū)兩側(cè)水平向生長，接著將掩膜層去除，繼續(xù)去除部分氧化物層，被去除的氧化物層的深度小于摻雜外延生長層與半導(dǎo)體襯底之間的高度；

步驟四：刻蝕位于兩側(cè)摻雜外延層之間的鰭形溝道區(qū)，直至鰭形溝道區(qū)的頂部與剩余的氧化物層齊平，對摻雜外延層沉積導(dǎo)電材料層形成全包圍柵極。

使用本發(fā)明提供的上述制備方法，能夠形成全包圍的柵極結(jié)構(gòu)，在以鰭式場效應(yīng)晶體管為半導(dǎo)體基體的結(jié)構(gòu)中有效地抑制了短溝道效應(yīng)、漏場和穿通的問題，提高了半導(dǎo)體器件的性能。

附圖說明

圖1至圖8為本發(fā)明提供的半導(dǎo)體器件制備方法過程示意圖。

圖中：10-半導(dǎo)體襯底、20-半導(dǎo)體基體、21-源區(qū)、22-漏區(qū)、23-鰭形溝道區(qū)、30-掩膜層、40-氧化物層、50-摻雜外延層、60-介電層、70-金屬層。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細(xì)的說明。

請參照圖1至圖8，其中圖2至圖7為圖1的橫截面視角，本發(fā)明提供一種半導(dǎo)體器件制備方法，所述半導(dǎo)體器件具有鰭式場效應(yīng)晶體管結(jié)構(gòu)，包括以下步驟：

步驟一：請參照圖1，提供一以鰭式場效應(yīng)晶體管為半導(dǎo)體基體20的半導(dǎo)體襯底10在圖1中具有該結(jié)構(gòu)的半導(dǎo)體基體20位于半導(dǎo)體襯底10之上，在本實施例中，半導(dǎo)體基體20使用單晶硅；所半導(dǎo)體基體20中形成有漏區(qū)22、源區(qū)21以及位于所述源區(qū)21和漏區(qū)22之間的鰭形溝道區(qū)23，這三個區(qū)從半導(dǎo)體襯底10處向上延伸，并且這三個區(qū)的上表面皆被掩膜層30覆蓋，掩膜層30材料為氮化硅或者氮氧化硅；

步驟二：請參照圖2，對步驟一所述的結(jié)構(gòu)進(jìn)行氧化物層40沉積，直至將所述半導(dǎo)體襯底10覆蓋，使得所述氧化物層40上表面與所述掩膜層30上表面齊平，氧化物層40的材料為氧化硅，接著去除部分所述氧化物層40，請參照圖3，被去除的氧化物層40的深度大于所述掩膜層30的高度，也就是說將掩膜層30下方的部分鰭形溝道區(qū)23露出；

步驟三：對步驟二中暴露出的位于所述掩膜層30下方的所述鰭形溝道區(qū)23進(jìn)行摻雜外延層50的生長，本實施例中摻雜外延層50可以為硅摻雜或者碳摻雜，所述摻雜外延層50向所述鰭形溝道區(qū)23兩側(cè)水平向生長，也就是說摻雜外延層50的生長方向與半導(dǎo)體襯底10平行，形成如圖4所示的結(jié)構(gòu)；接著請參照圖5，將所述掩膜層30去除，然后繼續(xù)去除所述摻雜外延層50下方的部分所述氧化物層40，被去除的氧化物層40的深度小于所述摻雜外延層50與半導(dǎo)體襯底10之間的高度；

步驟四：請參照圖6，使用濕法刻蝕蝕刻位于兩側(cè)摻雜外延層50之間的所述鰭形溝道區(qū)23，直至所述鰭形溝道區(qū)23的頂部與剩余的所述氧化物層40齊平，由于兩側(cè)的摻雜外延層50雖然從鰭形溝道區(qū)23向兩側(cè)生長，但是它們是位于源區(qū)21和漏區(qū)22之間的，也就是說如圖8所示，摻雜外延層50兩段各自固定在源區(qū)21一側(cè)和漏區(qū)22一側(cè)，因此即使兩側(cè)摻雜外延層50之間的鰭形溝道區(qū)23被刻蝕掉，其兩段仍舊被源區(qū)21一側(cè)和漏區(qū)22一側(cè)固定，使其懸空在半導(dǎo)體襯底10的上方，然后對所述摻雜外延層50沉積導(dǎo)電材料層形成全包圍柵極。

具體地，形成全包圍柵極的方法為，在摻雜外延層50上依次沉積高介電常數(shù)材料制成的介電層60和金屬層70，形成全包圍的金屬柵極。所謂高介電常數(shù)材料也就是該材料的介電常數(shù)高于二氧化硅。

或者也可以制作全包圍的非金屬柵極，采用氧化工藝或者原位水汽生成工藝(issg，insitusteamgeneration)在摻雜外延層50的外側(cè)形成氧化層后，然后繼續(xù)沉積多晶硅形成多晶硅柵極。

較佳地，步驟二和步驟三中去除部分所述氧化物層40的方法為濕法刻蝕或者siconi蝕刻。

本發(fā)明提供的半導(dǎo)體器件制備方法，利用鰭形溝道結(jié)構(gòu)中摻雜層和非摻雜層的濕法蝕刻速度的差異，蝕刻去除柵極底部結(jié)構(gòu)形成懸空于半導(dǎo)體襯底10上方的溝道，形成全包圍的柵極結(jié)構(gòu)，在以鰭式場效應(yīng)晶體管為半導(dǎo)體基體20的結(jié)構(gòu)中有效地抑制了短溝道效應(yīng)、漏場和穿通的問題，提高了半導(dǎo)體器件的性能。

本發(fā)明對上述實施例進(jìn)行了描述，但本發(fā)明不僅限于上述實施例。顯然本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。