本發(fā)明屬于電子科學與技術領域，主要用于靜電泄放(ElectroStatic Discharge，簡稱為ESD)防護技術，具體的說是涉及一種用于高壓ESD保護的高維持電流LDMOS結構。

背景技術：

ESD即靜電泄放，是自然界普遍存在的現(xiàn)象。ESD存在于人們?nèi)粘Ｉ畹母鱾€角落。而就是這樣習以為常的電學現(xiàn)象對于精密的集成電路來講卻是致命的威脅。

對于高壓集成電路，由于類閂鎖效應的存在，LDMOS結構(圖1所示)通常不能夠直接用于其中。而如通過一些方式將LDMOS的維持電壓提升至VDD電壓以上，雖然能夠帶來閂鎖免疫，但同時也會提高器件在開態(tài)承受的電壓，再加上大電流下克爾克效應的影響，LDMOS會很快產(chǎn)生不可逆的損毀。

研究結果表明，提高維持電流能夠在一定程度上代替提高維持電壓解決器件的類閂鎖問題。當ESD脈沖過后，若產(chǎn)生的閂鎖電流無法保證ESD器件的最低維持電流要求，閂鎖效應將不會產(chǎn)生。根據(jù)此，本發(fā)明提出一種用于高壓ESD保護的高維持電流LDMOS結構。該結構通過一層高濃度ntop層，實現(xiàn)了在不改變工藝的條件下觸發(fā)電壓/維持電流可調(diào)，電流分布均勻，ESD魯棒性高等特點。

技術實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明要解決的問題是：提供一種用于高壓ESD保護的高維持電流LDMOS結構，在工藝一定的情況下，實現(xiàn)ESD器件的準確及快速的觸發(fā)(觸發(fā)電壓合適)，高的維持電流，高的二次擊穿電流。

為實現(xiàn)上述發(fā)明目的，本發(fā)明技術方案如下：

一種用于高壓ESD保護的高維持電流LDMOS結構，包括P型襯底、位于P型襯底表面的NWELL區(qū)、位于NWELL區(qū)內(nèi)部的NP接觸區(qū)、與NWELL區(qū)右側(cè)相切的P型襯底表面的薄柵氧化層、位于薄柵氧化層上方的多晶硅柵電極、與薄柵氧化層右側(cè)相切的P襯底表面注入的NP源極接觸區(qū)、與NP源極接觸區(qū)右側(cè)相切的PP襯底、位于NWELL區(qū)內(nèi)部NP接觸區(qū)右側(cè)的NTOP層，NTOP層左邊緣與NP接觸區(qū)右邊緣的距離為D1，NTOP層右邊緣與NWELL區(qū)右邊緣的間距為D2，通過調(diào)整D1來調(diào)節(jié)器件的維持電流，通過調(diào)節(jié)D2來調(diào)節(jié)器件的觸發(fā)電壓，NP接觸區(qū)與金屬相連形成漏級金屬；多晶硅柵電極、NP源極接觸區(qū)、PP襯底用金屬相連構成器件源極，NP接觸區(qū)構成器件的陽極接觸，NP源極接觸區(qū)、PP襯底、多晶硅柵電極短接構成器件的陰極接觸。

作為優(yōu)選方式，所述NP接觸區(qū)替換為第一PP注入?yún)^(qū)，所述NP源極接觸區(qū)替換為第二PP注入?yún)^(qū)，所述NTOP層替換為PTOP層，所述PP襯底替換為襯底接觸NP區(qū)，所述NWELL區(qū)替換為PWELL區(qū)，所述P型襯底替換為N型襯底，所述第一PP注入?yún)^(qū)構成器件陰極接觸，第二PP注入?yún)^(qū)、襯底接觸NP區(qū)、多晶硅柵電極短接構成器件陽極接觸。

作為優(yōu)選方式，調(diào)整D1與D2均是通過調(diào)整工藝版圖中相應位置的間距來實現(xiàn)，D1越小導致維持電流上升，D2越小導致觸發(fā)電壓越低。

本發(fā)明的工作原理為：

當ESD電壓上升時，由于NTOP層的存在，器件擊穿結會由原來的NWELL/PSUB結變?yōu)镹TOP-NWELL/PSUB結，由于NTOP層濃度較高，從而電場被阻斷，因此將會降低耐壓。而如果D2距離較遠，電場還沒有到達NTOP層就變?yōu)?，則擊穿電壓可以達到與LDMOS相近的水平。而ESD觸發(fā)電壓有很大一部分是由擊穿電壓構成，因此這就是觸發(fā)電壓可調(diào)的機理。由于發(fā)射區(qū)存在一定的結深，因此在發(fā)射區(qū)電流不是很大的情況下，發(fā)射區(qū)邊緣足以提供電子來維持器件開啟，這將導致大部分電流在進入集電區(qū)時從NTOP層低阻區(qū)流過而不會往NWELL區(qū)底部流動。雖然NTOP層是低阻，但是由于NTOP層面積很小，因此寄生NPN管的集電區(qū)收集效率很低，這將導致維持電壓升高。

隨著ESD電流的增大，源區(qū)NP的邊緣部分無法提供足夠電子維持電流，這時NP的底部將會提供大量電子。由于此時維持電壓處于高維持電壓狀態(tài)，增大的電流將會逐漸由NTOP層轉(zhuǎn)移到維持電壓更低的NWELL區(qū)上去，逐漸的，需要高維持電壓的低阻路徑被關斷。器件維持電壓降低。但是此狀態(tài)必須是電流達到一定程度才會發(fā)生的，因此，如果電流不夠大，器件只能被維持在高維持電壓低阻狀態(tài)，基于此原理，維持電流被提高。

本發(fā)明的有益效果為：本發(fā)明提出LDMOS器件可以在工藝不改變的情況下通過NTOP層的位置來調(diào)節(jié)觸發(fā)電壓；NTOP層位置的改變一方面能夠調(diào)整觸發(fā)電壓，另一方面可以提高維持電流從而避免閂鎖效應；NTOP層的存在能夠改變電流分布，提高器件在ESD脈沖電流下的魯棒性。

附圖說明

圖1為傳統(tǒng)LDMOS結構；

圖2為本發(fā)明的結構示意圖；

圖3實施例2的結構圖

圖4為實施例1直流仿真示意圖；

圖5為實施例1混合仿真示意圖；

圖6為實施例1的DC仿真結果圖；

圖7為實施例1的混合仿真結果圖；

圖8為本發(fā)明在不同D1下的仿真結果；

圖9為本發(fā)明在不同D2下的仿真結果。

1為P型襯底，2為薄柵氧化層，3為多晶硅柵電極，4是N型襯底，10為NWELL區(qū)，11為NP接觸區(qū)，12為NP源極接觸區(qū)，13為NTOP層，20為PP襯底，21為第一PP注入?yún)^(qū)，22為第二PP注入?yún)^(qū)，23為PTOP層，24為PWELL區(qū)，25為襯底接觸NP區(qū)。

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。

實施例1

如圖2所示，一種用于高壓ESD保護的高維持電流LDMOS結構，包括P型襯底1、位于P型襯底表面的NWELL區(qū)10、位于NWELL區(qū)內(nèi)部的NP接觸區(qū)11、與NWELL區(qū)10右側(cè)相切的P型襯底表面的薄柵氧化層2、位于薄柵氧化層2上方的多晶硅柵電極3、與薄柵氧化層2右側(cè)相切的P襯底表面注入的NP源極接觸區(qū)12、與NP源極接觸區(qū)12右側(cè)相切的PP襯底20、位于NWELL區(qū)10內(nèi)部NP接觸區(qū)11右側(cè)的NTOP層13，NTOP層13左邊緣與NP接觸區(qū)11右邊緣的距離為D1，NTOP層13右邊緣與NWELL區(qū)10右邊緣的間距為D2，通過調(diào)整D1來調(diào)節(jié)器件的維持電流，通過調(diào)節(jié)D2來調(diào)節(jié)器件的觸發(fā)電壓，NP接觸區(qū)11與金屬相連形成漏級金屬；多晶硅柵電極3、NP源極接觸區(qū)12、PP襯底20用金屬相連構成器件源極，NP接觸區(qū)11構成器件的陽極接觸，NP源極接觸區(qū)12、PP襯底20、多晶硅柵電極3短接構成器件的陰極接觸。

調(diào)整D1與D2均是通過調(diào)整工藝版圖中相應位置的間距來實現(xiàn)，D1越小導致維持電流上升，D2越小導致觸發(fā)電壓越低。

本實施例的工作原理為：

當ESD電壓上升時，由于NTOP層的存在，器件擊穿結會由原來的NWELL/PSUB結變?yōu)镹TOP-NWELL/PSUB結，由于NTOP層濃度較高，從而電場被阻斷，因此將會降低耐壓。而如果D2距離較遠，電場還沒有到達NTOP層就變?yōu)?，則擊穿電壓可以達到與LDMOS相近的水平。而ESD觸發(fā)電壓有很大一部分是由擊穿電壓構成，因此這就是觸發(fā)電壓可調(diào)的機理。由于發(fā)射區(qū)存在一定的結深，因此在發(fā)射區(qū)電流不是很大的情況下，發(fā)射區(qū)邊緣足以提供電子來維持器件開啟，這將導致大部分電流在進入集電區(qū)時從NTOP岑低阻區(qū)流過而不會往NWELL區(qū)底部流動。雖然NTOP層是低阻，但是由于NTOP層面積很小，因此寄生NPN管的集電區(qū)收集效率很低，這將導致維持電壓升高。

隨著ESD電流的增大，源區(qū)NP的邊緣部分無法提供足夠電子維持電流，這時NP的底部將會提供大量電子。由于此時維持電壓處于高維持電壓狀態(tài)，增大的電流將會逐漸由NTOP層轉(zhuǎn)移到維持電壓更低的NWELL區(qū)上去，逐漸的，需要高維持電壓的低阻路徑被關斷。器件維持電壓降低。但是此狀態(tài)必須是電流達到一定程度才會發(fā)生的，因此，如果電流不夠大，器件只能被維持在高維持電壓低阻狀態(tài)，基于此原理，維持電流被提高。

圖4顯示了該新型NLDMOS的IV仿真示意圖。

圖5顯示了該新型NLDMOS的混合仿真示意圖。

圖6與圖7為該新型結構在DC以及混合仿真下的結果，通過該結果可以看出器件具有以上所提的高維持電流特性。

圖8與圖9分別討論了D1與D2的大小對器件各項參數(shù)的影響。

綜上所述，本發(fā)明提出了一種ESD用高壓NLDMOS器件結構。該結構通過表面高濃度NTOP層提高了維持電壓與維持電流，優(yōu)化了體內(nèi)電流分布。使得器件更加適合于高壓集成電路的ESD應用。

實施例2

如圖3所示，一種用于高壓ESD保護的高維持電流LDMOS結構，與實施例1不同的是：所述NP接觸區(qū)11替換為第一PP注入?yún)^(qū)21，所述NP源極接觸區(qū)12替換為第二PP注入?yún)^(qū)22，所述NTOP層13替換為PTOP層23，所述PP襯底20替換為襯底接觸NP區(qū)25，所述NWELL區(qū)10替換為PWELL區(qū)24，所述P型襯底1替換為N型襯底4，所述第一PP注入?yún)^(qū)21構成器件陰極接觸，第二PP注入?yún)^(qū)22、襯底接觸NP區(qū)25、多晶硅柵電極3短接構成器件陽極接觸。

本實施例的工作原理與實施例1基本相同，不同點在于，本實施例另外使用了PTOP層23來優(yōu)化體內(nèi)電流分布。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。