本發(fā)明涉及半導(dǎo)體裝置，特別涉及高耐壓規(guī)格的半導(dǎo)體裝置的結(jié)構(gòu)。

背景技術(shù)：

近年來，在高耐壓的半導(dǎo)體裝置中推行縮小面積，實際使用電壓和耐壓的容限(margin)減小。特別是，被配置成柵始終截止的截止晶體管這樣的esd保護(hù)元件的耐壓需要被設(shè)定得比最大動作電壓高且比內(nèi)部元件的耐壓低，但是，難以在減小容限的同時實現(xiàn)期望的耐壓。

此外，為了確?？煽啃?，esd保護(hù)元件還需要具有高的esd耐性，即，即使電阻低而流過大量的電流也不會毀壞。為了獲得高的esd耐性，增加作為晶體管的溝道寬度的w長度是能夠容易獲得的對策之一，但卻導(dǎo)致面積增大，成為成本上升的主要原因。

圖9示出這種改善方案的一例。在本例中，為了減小由p型襯底100和漏的低濃度擴(kuò)散層101構(gòu)成的決定耐壓的漏側(cè)的p/n結(jié)附近的雜質(zhì)濃度，增加漏擴(kuò)散層107附近的雜質(zhì)濃度，以如下方式進(jìn)行了研究：通過在晶體管的漏擴(kuò)散層107周圍設(shè)置第2導(dǎo)電型中濃度擴(kuò)散層102并配置雙層的擴(kuò)散區(qū)域而成為高耐壓且低導(dǎo)通電阻(例如，參照專利文獻(xiàn)1)。

一般，如果將高濃度的擴(kuò)散層配置在溝道附近，則溝道端處的電場增大，耐壓下降，因此，為了實現(xiàn)高耐壓化，需要以遠(yuǎn)離溝道的方式來配置高濃度的擴(kuò)散層。這是因為：連接晶體管的源和漏的l方向上的長度增加，因此，其結(jié)果導(dǎo)致面積增大。

專利文獻(xiàn)1：日本特開2007-266473號公報

在作為改善方案的一例而舉出的、將具有雙擴(kuò)散層的晶體管用作為截止晶體管的情況下，需要調(diào)節(jié)擴(kuò)散層的結(jié)構(gòu)以使得處于期望的耐壓范圍。雖然會對耐壓產(chǎn)生影響的是溝道與高濃度的擴(kuò)散層的距離、以及從高濃度的擴(kuò)散層的溝道方向的端部至接觸部(contact)的距離，但是，由于耐壓會相對于擴(kuò)散層的結(jié)構(gòu)或工藝的較小的變化而敏感地發(fā)生變化，因此，難以制造出具有容限并能夠保護(hù)內(nèi)部元件的esd保護(hù)元件。

技術(shù)實現(xiàn)要素：

因此，本發(fā)明的課題是提供在不增加溝道寬度的情況下具有足夠的耐壓和esd耐性的半導(dǎo)體裝置。

為了解決上述課題，本發(fā)明如下所述地構(gòu)成半導(dǎo)體裝置。

半導(dǎo)體裝置形成有如下部分：第1導(dǎo)電型半導(dǎo)體襯底；隔著柵氧化膜設(shè)置在所述半導(dǎo)體襯底上的柵電極；設(shè)置在所述柵電極的兩側(cè)的所述半導(dǎo)體襯底上的第2導(dǎo)電型的源擴(kuò)散層和漏擴(kuò)散層；以及以覆蓋所述漏擴(kuò)散層的方式到達(dá)所述柵氧化膜下的電場緩和用的第2導(dǎo)電型低濃度擴(kuò)散層，其特征在于，在所述電場緩和用的第2導(dǎo)電型低濃度擴(kuò)散層中配置第2導(dǎo)電型中濃度擴(kuò)散層，而且，通過盡可能地抑制熱處理而將高濃度且結(jié)構(gòu)變動小的第2導(dǎo)電型高濃度擴(kuò)散層配置在所述第2導(dǎo)電型中濃度擴(kuò)散層中。

發(fā)明效果

通過使用上述手段，能夠從溝道起朝向漏擴(kuò)散層階段性地賦予濃度梯度，因此，相比于現(xiàn)有技術(shù)，能夠減小溝道附近的雜質(zhì)濃度，增加漏擴(kuò)散層附近的雜質(zhì)濃度。因此，能夠緩和溝道附近的電場，實現(xiàn)高耐壓化，并且，能夠減小漏擴(kuò)散層附近的電阻，獲得高的esd耐性。

此外，雜質(zhì)濃度高的區(qū)域集中在漏擴(kuò)散層附近而在耐壓方面產(chǎn)生富余，因此，能夠縮短電場緩和層在l長度方向上的長度。同時，伴隨著漏區(qū)附近的低電阻化而在esd耐性方面產(chǎn)生富余，因此，能夠縮短以往需要增加的作為晶體管的溝道寬度的w方向上的長度。因此，能夠縮小晶體管的面積。

而且，由于電場緩和用的第2導(dǎo)電型高濃度擴(kuò)散層的熱處理少，因此，能夠抑制由于擴(kuò)散導(dǎo)致的結(jié)構(gòu)的變動，能夠?qū)崿F(xiàn)在耐壓方面具有容限的截止晶體管的設(shè)計。

附圖說明

圖1是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的示意性的剖視圖。

圖2是示出作為本發(fā)明的半導(dǎo)體裝置的第2實施例的p型mos晶體管的示意性的剖視圖。

圖3是示出作為本發(fā)明的半導(dǎo)體裝置的第3實施例的n型mos晶體管的示意性的剖視圖。

圖4是示出作為本發(fā)明的半導(dǎo)體裝置的第4實施例的n型mos晶體管的示意性的剖視圖。

圖5的(a)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的制造過程的示意性的剖視圖，圖5的(b)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖5的(a)接續(xù)的制造過程的示意性的剖視圖。

圖6的(a)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖5的(b)接續(xù)的制造過程的示意性的剖視圖，圖6的(b)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖6的(a)接續(xù)的制造過程的示意性的剖視圖。

圖7的(a)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖6的(b)接續(xù)的制造過程的示意性的剖視圖，圖7的(b)是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖7的(a)接續(xù)的制造過程的示意性的剖視圖。

圖8是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的、與圖7的(b)接續(xù)的制造過程的示意性的剖視圖。

圖9是示出用現(xiàn)有的方法制造出的n型mos晶體管的示例的示意性的剖視圖。

附圖說明

100：p型半導(dǎo)體襯底；

101：第2導(dǎo)電型低濃度擴(kuò)散層；

102：第2導(dǎo)電型中濃度擴(kuò)散層；

103：第2導(dǎo)電型高濃度擴(kuò)散層；

104：locos氧化膜；

105：柵電極；

106：源擴(kuò)散層；

107：漏擴(kuò)散層；

108：抗蝕劑膜；

101a：擴(kuò)散之前的第2導(dǎo)電型低濃度擴(kuò)散層；

102a：擴(kuò)散之前的第2導(dǎo)電型中濃度擴(kuò)散層；

200：n型半導(dǎo)體襯底(nsub)；

201：第1導(dǎo)電型低濃度擴(kuò)散層；

202：第1導(dǎo)電型中濃度擴(kuò)散層；

203：第1導(dǎo)電型高濃度擴(kuò)散層；

301：僅在locos氧化膜下形成的第2導(dǎo)電型低濃度擴(kuò)散層。

具體實施方式

在以下內(nèi)容中，利用實施例，使用附圖對實施發(fā)明的方式進(jìn)行說明。

實施例1

圖1是示出作為本發(fā)明的半導(dǎo)體裝置的第1實施例的n型mos晶體管的示意性的剖視圖。

第1實施例的n型mos晶體管是由如下部分構(gòu)成的：第1導(dǎo)電型半導(dǎo)體襯底100；隔著柵氧化膜(未圖示)配置在半導(dǎo)體襯底100上的柵電極105；配置在柵電極105的兩側(cè)的半導(dǎo)體襯底上的第2導(dǎo)電型的源擴(kuò)散層106和隔著locos氧化膜104配置的漏擴(kuò)散層107；配置成以覆蓋漏擴(kuò)散層107的方式到達(dá)柵氧化膜下的電場緩和用的第2導(dǎo)電型低濃度擴(kuò)散層101；配置在第2導(dǎo)電型低濃度擴(kuò)散層101中的電場緩和用的第2導(dǎo)電型中濃度擴(kuò)散層102；以及配置在第2導(dǎo)電型中濃度擴(kuò)散層102中的電場緩和用的第2導(dǎo)電型高濃度擴(kuò)散層103。源擴(kuò)散層106和漏擴(kuò)散層107是以高濃度的方式擴(kuò)散雜質(zhì)而形成的區(qū)域，通常作為供布線連接的區(qū)域使用。

附圖中使用的n--、n-、n±、n+和p--、p-、p±、p+的符號表示所擴(kuò)散的雜質(zhì)的相對濃度的大小。即，n型的雜質(zhì)的濃度以n--、n-、n±、n+的順序增高，p型的雜質(zhì)的濃度以p--、p-、p±、p+的順序增高。

通過形成上述結(jié)構(gòu)，能夠從溝道起朝向漏擴(kuò)散層階段性地賦予濃度梯度，因此，相比于現(xiàn)有技術(shù)，能夠減小溝道附近的雜質(zhì)濃度，增加漏擴(kuò)散層附近的雜質(zhì)濃度。因此，能夠緩和溝道附近的電場，實現(xiàn)高耐壓化，并且，能夠減小漏擴(kuò)散層附近的電阻，實現(xiàn)高的esd耐性。

此外，雜質(zhì)濃度高的區(qū)域集中在漏擴(kuò)散層附近而在耐壓方面產(chǎn)生富余，因此，能夠縮短電場緩和層在l長度方向上的長度。同時，伴隨著漏附近的低電阻化而在esd耐性方面產(chǎn)生富余，因此，能夠縮短以往需要增大的作為晶體管的溝道寬度的w方向的長度。因此，能夠縮小晶體管的面積。

接下來，對第1實施例的n型mos晶體管的制造方法進(jìn)行說明。圖5的(a)至圖8是示出第1實施例的n型mos晶體管的制造工序的示意性的剖視圖。

首先，如圖5的(a)那樣，例如將p型的半導(dǎo)體襯底100上形成的抗蝕劑膜108作為掩膜，離子注入n型雜質(zhì)而形成n型區(qū)域101a。

接著，去除抗蝕劑膜108之后，如圖5的(b)那樣，以n型區(qū)域101a的內(nèi)側(cè)開口的方式附加抗蝕劑膜108，將其作為掩膜，離子注入n型雜質(zhì)而形成n型區(qū)域102a。

接著，去除抗蝕劑膜108之后，通過使n型區(qū)域101a和n型區(qū)域102a擴(kuò)散而如圖6的(a)那樣形成n型低濃度擴(kuò)散層101和n型中濃度擴(kuò)散層102。

接著，如圖6的(b)那樣，以n型中濃度擴(kuò)散層102的內(nèi)側(cè)開口的方式附加抗蝕劑膜108，將其作為掩膜，離子注入n型雜質(zhì)而形成n型高濃度擴(kuò)散層103。還作為阱被利用的n型低濃度擴(kuò)散層101、n型中濃度擴(kuò)散層102大范圍地擴(kuò)散而濃度也變小。與之相對，在n型高濃度擴(kuò)散層103，由于不施加用于阱的擴(kuò)散的高溫及長時間的熱處理，因此，能夠減少由于熱處理導(dǎo)致的變動(ばらつき)，高濃度地形成擴(kuò)散層。mos晶體管的耐壓會根據(jù)該n型高濃度擴(kuò)散層103與溝道的距離以及從n型高濃度擴(kuò)散層103的端部至位于漏擴(kuò)散層107的接觸部的距離而大幅變化，因此，在制造與內(nèi)部元件之間的耐壓容限小的截止晶體管時，配置結(jié)構(gòu)變動小的n型高濃度擴(kuò)散層103是特別有效的。

接著，去除抗蝕劑膜108之后，在源、漏擴(kuò)散層和成為溝道的部分形成作為氧化防止膜的氮化膜，之后使襯底表面氧化，由此，如圖7的(a)那樣形成locos氧化膜104。

接著，在形成柵氧化膜(未圖示)之后，如圖7的(b)那樣，在成為溝道的部分以及與溝道相接的locos氧化膜104上以重疊的方式形成柵電極105。

接著，如圖8那樣，將locos氧化膜104和柵電極105利用為掩膜來形成源擴(kuò)散層106、漏擴(kuò)散層107。

以下，雖省略圖示的說明，但在柵電極105、源擴(kuò)散層106、漏擴(kuò)散層107通過層間絕緣膜層而形成接觸部，并形成金屬布線和鈍化膜，由此完成半導(dǎo)體裝置。

根據(jù)上述說明的制造工序可知：電場緩和用的第2導(dǎo)電型高濃度擴(kuò)散層的熱處理少，因此，能夠抑制由于擴(kuò)散導(dǎo)致的結(jié)構(gòu)的變動，能夠?qū)崿F(xiàn)在耐壓方面具有容限的截止晶體管的設(shè)計。

實施例2

圖2是示出作為本發(fā)明的半導(dǎo)體裝置的第2實施例的p型mos晶體管的示意性的剖視圖。通過調(diào)換實施例1的襯底和被擴(kuò)散的雜質(zhì)的極性來制造p型mos晶體管。

p型mos晶體管是由如下部分構(gòu)成的：第2導(dǎo)電型半導(dǎo)體襯底200；隔著柵氧化膜(未圖示)配置在半導(dǎo)體襯底200上的柵電極105；配置在柵電極105的兩側(cè)的半導(dǎo)體襯底上的第1導(dǎo)電型的源擴(kuò)散層206和隔著locos氧化膜104配置的漏擴(kuò)散層207；配置成以覆蓋漏擴(kuò)散層207的方式到達(dá)柵氧化膜下的電場緩和用的第1導(dǎo)電型低濃度擴(kuò)散層201；配置在第1導(dǎo)電型低濃度擴(kuò)散層201中的電場緩和用的第1導(dǎo)電型中濃度擴(kuò)散層202；以及配置在第1導(dǎo)電型中濃度擴(kuò)散層202中的電場緩和用的第1導(dǎo)電型高濃度擴(kuò)散層203。

實施例3

圖3是示出作為本發(fā)明的半導(dǎo)體裝置的第3實施例的n型mos晶體管的示意性的剖視圖。通過在源擴(kuò)散層側(cè)也形成實施例1的位于漏擴(kuò)散層側(cè)的電場緩和用的第2導(dǎo)電型低濃度擴(kuò)散層101、配置在第2導(dǎo)電型低濃度擴(kuò)散層101中的電場緩和用的第2導(dǎo)電型中濃度擴(kuò)散層102、以及配置在第2導(dǎo)電型中濃度擴(kuò)散層102中的電場緩和用的第2導(dǎo)電型高濃度擴(kuò)散層103和locos氧化膜104，從而制作出n型mos晶體管。

雖然使用該制作方法會增加元件面積，但是，即使調(diào)換源和漏的電位也能夠獲得與實施例1同樣地工作的半導(dǎo)體裝置。

實施例4

圖4是示出作為本發(fā)明的半導(dǎo)體裝置的第4實施例的n型mos晶體管的示意性的剖視圖。

第4實施例的n型mos晶體管是由如下部分構(gòu)成的：第1導(dǎo)電型半導(dǎo)體襯底100；隔著柵氧化膜(未圖示)配置在半導(dǎo)體襯底100上的柵電極105；配置在柵電極105的兩側(cè)的襯底上的第2導(dǎo)電型的源擴(kuò)散層106和隔著locos氧化膜104而配置的漏擴(kuò)散層107；與漏擴(kuò)散層107相接并到達(dá)柵氧化膜下的電場緩和用的第2導(dǎo)電型低濃度擴(kuò)散層301；以從漏擴(kuò)散層107與溝道之間起覆蓋漏擴(kuò)散層107的方式配置的第2導(dǎo)電型中濃度擴(kuò)散層102；以及配置在第2導(dǎo)電型中濃度擴(kuò)散層102中的第2導(dǎo)電型高濃度擴(kuò)散層103。

該第2導(dǎo)電型低濃度擴(kuò)散層301是通過如下方式制造的：在形成locos氧化膜104時，將作為氧化防止膜配置在源、漏區(qū)和溝道的氮化膜作為掩膜，僅在locos氧化膜104下加入雜質(zhì)。

在上述制造方法中，在低濃度擴(kuò)散層的形成中將氮化膜用作為掩膜，因此，能夠削減在形成實施例1中使用的第2導(dǎo)電型低濃度擴(kuò)散層101時所需的掩膜。