本發(fā)明涉及一種封裝基材，特別涉及一種用于系統(tǒng)級封裝(systeminpackage,sip)的具有雙面細線重新分布層(redistributionlayer,rdl)的封裝基材。

背景技術(shù)：

如圖1所示，現(xiàn)有技術(shù)的封裝基材中，第一芯片501和第二芯片502被配置在中介層51的頂側(cè)上；中介層51配置在封裝基材52的頂側(cè)上；封裝基材52配置在系統(tǒng)板53的頂側(cè)上。第一芯片501和第二芯片502之間的信號傳遞，需要經(jīng)過一條較長的路徑，如虛線55所示。參考圖1，從芯片501到芯片502的信號傳遞路徑，從中介層51、封裝基材52、系統(tǒng)板53、回到封裝基材52、中介層51，然后到達芯片502；這種現(xiàn)有技術(shù)的缺點是路徑越長、信號越弱。

長久以來，半導體電路研發(fā)人員，一直尋求相鄰芯片之間的信號傳遞路徑的縮短的研究，本發(fā)明便是解決此一問題的先驅(qū)。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)的上述不足，根據(jù)本發(fā)明的實施例，希望提供一種可以縮短相鄰芯片之間的信號傳遞路徑的具有雙面細線重新分布層(redistributionlayer,rdl)的封裝基材。

根據(jù)實施例，本發(fā)明提供的一種具有雙面細線重新分布層的封裝基材，包括第一重新分布層、第二重新分布層和第三重新分布層，其中：

第一重新分布層具有埋設(shè)在多個第一介電層中的第一電路；所述第一電路包括配置在所述第一重新分布層的頂側(cè)上的多個第一上層金屬墊和配置在所述第一重新分布層的底側(cè)上的多個第一下層金屬墊；所述第一下層金屬墊的密度高于所述第一上層金屬墊的密度；所述第一下層金屬墊的底側(cè)適于安裝至少一個芯片；

第二重新分布層配置在所述第一重新分布層的頂側(cè)上，具有埋設(shè)在多個第二介電層中的第二電路；所述第二電路包括配置在所述第二重新分配層的頂側(cè)上的多個第二上層金屬墊和配置在所述第二重新分布層的底側(cè)上的多個第二下層金屬墊；所述第二電路通過多個第一縱向?qū)ń饘匐娦择詈系剿龅谝浑娐罚?/p>

第三重新分布層配置在所述第二重新分布層的頂側(cè)上，具有埋設(shè)在多個第三介電層中的第三電路；所述第三電路通過多個第二縱向?qū)ń饘匐娦择詈系剿龅诙娐罚凰龅谌娐钒ㄅ渲迷谒龅谌匦路植紝拥捻攤?cè)上的多個第三上層金屬墊和配置在所述第三重新分布層的底側(cè)上的多個第三下層金屬墊；所述第三上層金屬墊的密度高于所述第三下層金屬墊的密度；所述第三上層金屬墊的頂側(cè)適于安裝至少一個芯片；

所述第二電路的每個電路的線寬比所述第一電路的每個電路的線寬寬；所述第二電路的每個電路的線寬比所述第三電路的每個電路的線寬寬。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材中，每個第一上層金屬墊通過相應的第一縱向?qū)ń饘匐娦择詈系较鄳牡诙聦咏饘賶|；每個第三下層金屬墊通過相應的第二縱向?qū)ń饘匐娦择詈系较鄳牡诙蠈咏饘賶|。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材中，所述第二重新分布層具有延伸超出所述第一重新分布層或是所述第三重新分布層中的一個的側(cè)邊的延伸區(qū)域；以及暴露在第二重新分布層的延伸區(qū)域的頂側(cè)上的至少一個連接金屬墊。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材中，還包括軟性電路板，該軟性電路板具有至少一個金屬墊，適于電性耦合到暴露在第二重新分布層的延伸區(qū)域上的至少一個頂部金屬墊。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材中，所述第一介電層的最上層與所述第二介電層的最下層直接接觸，所述第二介電層的最上層與所述第三介電層的最下層直接接觸。

根據(jù)實施例，本發(fā)明提供的一種具有雙面細線重新分布層的封裝基材的制作方法，包括如下步驟：

制備暫時承載板，在所述暫時承載板的頂表面上設(shè)置釋放層；并且在所述釋放層的頂表面上設(shè)置基底介電層；

在所述基底介電層的頂表面上形成第一重新分布層；所述第一重新分布層具有第一電路埋設(shè)于多層第一介電層中；

在所述第一重新分布層的頂表面上形成第二重新分布層；所述第二重新分布層具有第二電路埋設(shè)于多層第二介電層中；

在所述第二重新分布層的頂表面上形成第三重新分布層；所述第三重新分布層具有第三電路埋設(shè)于多層第三介電層中；

所述第二電路的每個電路的線寬至少是所述第一電路的每個電路的線寬的兩倍；并且所述第二電路的每個電路的線寬度是所述第三電路的每個電路的線寬度的至少兩倍；以及

所述第一介電層的最上層與所述第二介電層的最下層直接接觸、所述第二介電層的最上層與所述第三介電層的最下層直接接觸。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材的制造方法，還包括如下步驟：

從側(cè)邊蝕刻所述第三介電層的一部分，暴露所述第二重新分布層的頂表面，并且暴露所述第二重新分布層的頂表面上的至少一個金屬墊。

根據(jù)一個實施例，本發(fā)明前述具有雙面細線重新分布層的封裝基材的制造方法，還包括如下步驟：

制備另一軟性電路板，該軟性電路板包括至少一個金屬墊暴露在所述軟性電路板一側(cè)，適于電性耦合到暴露在所述第二重新分布層的所述延伸區(qū)域上的所述至少一個頂部金屬墊。

相對于現(xiàn)有技術(shù)，本發(fā)明具有中間重新分布層(middlerdl)的封裝基材中，中間重新分布層(middlerdl)作為核心重新分布層(corerdl)。中間重新分布層被頂部重新分布層(toprdl)和底部重新分布層(bottomrdl)夾在中間。頂部重新分布層的頂表面具有適于至少一個芯片安裝的多個頂部金屬墊，并且底部重新分布層的底表面具有適于至少一個芯片安裝的多個底部金屬墊，可以實現(xiàn)高密度的系統(tǒng)級封裝(sip)。旁邊相鄰的芯片，可以通過較短的電路路徑相互溝通，并且頂部與底部相鄰的芯片，也可以經(jīng)過較短的電路路徑相互溝通。另外，準備另一軟性電路板，軟性電路板上具有電路。軟性電路板的電路具有第一端，電性耦合到核心重新分配層(corerdl)電路，并且具有第二端，電性耦合到系統(tǒng)板(systemboard)或是其他的電子組件。

附圖說明

圖1是現(xiàn)有技術(shù)中一種封裝基材的結(jié)構(gòu)示意圖。

圖2是根據(jù)本發(fā)明實施例的具有雙面細線重新分布層的封裝基材的結(jié)構(gòu)示意圖。

圖3a-3g是根據(jù)本發(fā)明實施例的具有雙面細線重新分布層的封裝基材的制程圖。

其中：200為封裝基材；rdl1為第一重新分配層；10為第一電路；1u為第一上層金屬墊；1l為第一下層金屬墊；d10為第一介電層；201,202,203,204為芯片；rdl2為第二重新分布層；20為第二電路；2u為第二上層金屬墊；2l為第二下層金屬墊；d20為第二介電層；rdl3為第三重新分布層；30為第三電路；3u為第三上層金屬墊；3l為第三下層金屬墊；d30為第三介電層；1v為第一縱向?qū)ń饘伲?v為第二縱向?qū)ń饘伲?4為連接金屬墊；24e為延伸部；40為軟性電路板；41為金屬墊。

具體實施方式

下面結(jié)合附圖和具體實施例，進一步闡述本發(fā)明。這些實施例應理解為僅用于說明本發(fā)明而不用于限制本發(fā)明的保護范圍。在閱讀了本發(fā)明記載的內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對本發(fā)明作各種改動或修改，這些等效變化和修改同樣落入本發(fā)明權(quán)利要求所限定的范圍。

如圖2所示，本發(fā)明的第一實施例提供的具有中間重新分布層rdl2的封裝基材200。中間重新分布層rdl2夾在底部重新分布層rdl1和頂部重新分布層rdl3之間。

底部重新分布層(第一重新分布層)rdl1系根據(jù)集成電路設(shè)計準則(icdesignrule)制造。第一重新分布層rdl1具有埋設(shè)在多個第一介電層d10中的第一電路10；第一電路10包括多個第一上層金屬墊1u和多個第一下層金屬墊1l，第一上層金屬墊1u配置于第一重新分布層rdl1的上側(cè)，多個第一下層金屬墊1l配置于第一重新分布層rdl1的下側(cè)；第一下層金屬墊1l的密度高于第一上層金屬墊1u的密度；第一下層金屬墊1l的底側(cè)適于安裝至少一個芯片；圖中第一芯片201和第二芯片202作為范例說明，安裝在第一重新分配層rdl1的底表面上。

核心重新分配層(第二重新分配層)rdl2系根據(jù)印刷電路板的設(shè)計準則(pcbdesignrule)制造的，配置在第一重新分配層rdl1的頂側(cè)上，具有埋設(shè)在多個第二介電層d20中的第二電路20；第二電路20包括：配置在第二重新分布層rdl2的頂側(cè)上的多個第二上層金屬墊2u和配置在第二重新分布層rdl2的底側(cè)上的多個第二下層金屬墊2l；第二電路20電性耦合到第一電路10。

頂部重新分布層(第三重新分布層)rdl3系根據(jù)集成電路設(shè)計準則(icdesignrule)所制造的，配置在第二重新分布層rdl2的頂側(cè)上；具有埋設(shè)在多個第三介電層d30中的第三電路30；第三電路30電性耦合到第二電路20；第三電路30包括多個第三上層金屬墊3l以及多個第三下層金屬墊3l，其中第三上層金屬墊3l配置于第三重新分布層rdl3的上側(cè)，第三下層金屬墊3l配置于第三重新分布層rdl3的下側(cè)。第三上層金屬墊3u的密度高于第三下層金屬墊3l的密度；第三上層金屬墊3u的頂側(cè)適于安裝至少一個芯片；圖中以第三芯片203和四個芯片204作為范例說明，安裝在第三重新分布層rdl3的頂表面上。

第二電路20的每個電路的線寬至少是第一電路10的每個電路的線寬的兩倍；并且第二電路20的每個電路的線寬度是第三電路30的每個電路的線寬至少兩倍。

每個第一上層金屬墊1u通過相應的第一縱向?qū)ń饘?v電性耦合到對應的一個第二下層金屬墊2l。每個第三下層金屬墊3l通過相應的第二縱向?qū)ń饘?v電性耦合到相應的一個第二上層金屬墊2u。

第二重新分布層rdl2具有一個延伸區(qū)域24e，延伸超過第三重新分布層rdl3的一側(cè)；并且至少一個連接金屬墊24暴露在第二重新分布層rdl2的延伸區(qū)域24e的頂側(cè)上。

一片軟性電路板40，用于將封裝基材電性耦合到外部的控制系統(tǒng)或另外的電子系統(tǒng)；軟性電路板40具有至少一個金屬墊41，適于電性耦合到至少一個頂部金屬墊24。

如圖3a-3g所示，本發(fā)明提供的雙面安置芯片的封裝基材的制作方法，包括以下步驟：

如圖3a所示，制備暫時承載板，在暫時承載板的頂表面上設(shè)置釋放層r1；并且在釋放層r1的頂表面上設(shè)置基底介電層d0；

如圖3b所示，根據(jù)半導體設(shè)計規(guī)則，在基底介電層d0的頂表面上形成第一重新分布層rdl1；rdl1包括埋設(shè)在多個第一介電層d10中的第一電路10；

如圖3c所示，根據(jù)印刷電路板設(shè)計規(guī)則在第一重新分布層rdl1的頂表面上形成第二重新分布層rdl2；rdl2包括埋設(shè)在多個第二介電層d20中的第二電路20；

如圖3d所示，根據(jù)半導體設(shè)計規(guī)則，在第二重新分布層rdl2的頂表面上形成第三重新分布層rdl3；rdl3包括埋設(shè)在多個第三介電層d30中的第三電路30；其中第二電路20的每個電路的線寬度是第一電路10的每個電路的線寬度的至少兩倍；并且第二電路20的每個電路的線寬度是第三電路30的每個電路的線寬度的至少兩倍。

如圖3e所示，從旁邊側(cè)蝕刻第三介電層d30中的一部分，以暴露第二重新分布層rdl2的頂表面，并暴露第二重新分布層rdl2的頂表面上的至少一個金屬墊24，以及蝕刻多個頂部開口32以暴露對應的第三上層金屬墊3u。

如圖3f所示，去除暫時承載板，去除釋放層r1，以及形成多個底部開口12以暴露相應的第一下層金屬墊1l。

如圖3g所示，制備軟性電路板，軟性電路板40包括至少一個金屬墊41，適于電性耦合到暴露在第二重新分布層rdl2的延伸區(qū)域24e上的至少一個頂部金屬墊24；將芯片201,202安裝在第一重新分配層rdl1的底表面上，以及將芯片203,204安裝在第三重新分配層rdl3的頂表面上。