本發(fā)明涉及一種半導體裝置及其制造方法。

背景技術：

作為fet的柵極電極，存在具有檐構造的柵極電極，該檐構造包含與半導體基板接合的下部電極、和與下部電極相比寬度較大的上部電極。當前，通過cvd法而形成將具有上述檐構造的柵極電極覆蓋的絕緣膜。但是，由于絕緣膜材料向檐下側的供給變?nèi)?，因此將下部電極覆蓋的絕緣膜比其他部分薄，針對水的阻止能力下降，耐濕性容易劣化。此外，如果以厚的絕緣膜完全地將具有檐構造的柵極電極埋入(例如參照專利文獻1)，則能夠防止上述耐濕性劣化的問題。

專利文獻1：日本特開2015－99865號公報

但是，如果為了防止耐濕性劣化的問題而以厚的絕緣膜將柵極電極埋入，則存在下述問題，即，絕緣膜的膜厚變得過厚，fet的高頻特性下降。

技術實現(xiàn)要素：

本發(fā)明就是為了解決上述課題而提出的，其目的在于得到一種能夠防止耐濕性和高頻特性的下降的半導體裝置及其制造方法。

本發(fā)明所涉及的半導體裝置的特征在于，具有：半導體基板，其具有主面；源極電極及漏極電極，它們在所述半導體基板的所述主面之上彼此分離地設置；柵極電極，其在所述半導體基板的所述主面之上設置于所述源極電極和所述漏極電極之間；以及絕緣膜，其將所述半導體基板的所述主面、所述源極電極、所述漏極電極以及所述柵極電極覆蓋，所述柵極電極具有檐構造，該檐構造包含：下部電極，其與所述半導體基板接合；以及上部電極，其與所述下部電極相比寬度較大，所述絕緣膜將原子層以單層為單位交替排列的氧化膜作為主要成分，將所述柵極電極的所述下部電極覆蓋的所述絕緣膜的膜厚和將所述上部電極覆蓋的所述絕緣膜的膜厚相同。

發(fā)明的效果

在本發(fā)明中，使用下述絕緣膜作為將具有檐構造的柵極電極覆蓋的絕緣膜，即，將原子層以單層為單位交替排列的氧化膜作為主要成分的絕緣膜。并且，使將柵極電極的下部電極覆蓋的絕緣膜的膜厚和將上部電極覆蓋的絕緣膜的膜厚相同。由此，能夠防止耐濕性和高頻特性的下降。

附圖說明

圖1是表示本發(fā)明的實施方式1所涉及的半導體裝置的剖面圖。

圖2是表示本發(fā)明的實施方式1所涉及的半導體裝置的制造方法的剖面圖。

圖3是表示本發(fā)明的實施方式1所涉及的半導體裝置的制造方法的剖面圖。

圖4是表示本發(fā)明的實施方式1所涉及的半導體裝置的制造方法的剖面圖。

圖5是表示本發(fā)明的實施方式1所涉及的半導體裝置的制造方法的剖面圖。

圖6是表示對比例所涉及的半導體裝置的剖面圖。

圖7是表示本發(fā)明的實施方式2所涉及的半導體裝置的剖面圖。

圖8是表示本發(fā)明的實施方式2所涉及的半導體裝置的內(nèi)部的俯視圖。

圖9是表示將圖7的半導體裝置安裝于安裝基板后的狀態(tài)的剖面圖。

標號的說明

1半導體基板，2導電層(半導體層)，3覆蓋層(半導體層)，5源極電極，6漏極電極，7凹部，8柵極電極，9、15絕緣膜，11半導體芯片，14封裝體

具體實施方式

參照附圖，對本發(fā)明的實施方式所涉及的半導體裝置及其制造方法進行說明。對相同或者相對應的結構要素標注相同的標號，有時省略重復的說明。

實施方式1

圖1是表示本發(fā)明的實施方式1所涉及的半導體裝置的剖面圖。在半導體基板1之上設置有導電層2及覆蓋層3。元件間由非導體部分4分離。在覆蓋層3之上彼此分離地設置有源極電極5及漏極電極6。源極電極5及漏極電極6與覆蓋層3歐姆接合。

將覆蓋層3的一部分去除而形成有凹部7。在導電層2之上，在源極電極5和漏極電極6之間設置有柵極電極8。絕緣膜9將導電層2、覆蓋層3、源極電極5、漏極電極6以及柵極電極8覆蓋。絕緣膜9與源極電極5、漏極電極6以及柵極電極8的至少一部分直接接觸。

柵極電極8具有檐構造，該檐構造包含：下部電極8a，其在凹部7的底面與導電層2肖特基接合；以及上部電極8b，其設置于下部電極8a之上，與下部電極8a相比寬度較大。上部電極8b的平面形狀的面積比下部電極8a與導電層2的接合面積大。絕緣膜9將原子層以單層為單位交替排列的氧化膜作為主要成分。將柵極電極8的下部電極8a覆蓋的絕緣膜9的膜厚和將上部電極8b覆蓋的絕緣膜9的膜厚相同。在這里，所謂二者的膜厚相同，不僅包含完全相同的情況，還包含存在±10％以內(nèi)的誤差的大致相同的情況。

下面，對本實施方式所涉及的半導體裝置的制造方法進行說明。圖2～5是表示本發(fā)明的實施方式1所涉及的半導體裝置的制造方法的剖面圖。

首先，如圖2所示，在半導體基板1之上通過外延生長法而形成導電層2及覆蓋層3。通過在由抗蝕層等僅將希望形成fet的區(qū)域覆蓋后注入例如氫離子，從而形成非導體部分4，將元件間分離。

然后，如圖3所示，在覆蓋層3之上通過例如蒸鍍剝離(vapordepositionlift-off)法而形成源極電極5及漏極電極6。

然后，如圖4所示，形成抗蝕層10，該抗蝕層10是形成檐構造的柵極形成用抗蝕層。利用例如磷酸等，以成為所期望的電流量的方式對導電層2及覆蓋層3進行蝕刻而形成凹部7。

然后，如圖5所示，通過例如蒸鍍剝離法而形成具有檐構造的柵極電極8。然后，如圖1所示，形成將導電層2、覆蓋層3、源極電極5、漏極電極6以及柵極電極8覆蓋的絕緣膜9。在這里，使用以單層為單位反復進行通過表面吸附及反應實現(xiàn)的成膜和通過清潔實現(xiàn)的剩余分子的去除的過程而對原料化合物的分子進行層疊的方法、例如ald(atomiclayerdeposition)法來形成絕緣膜9。然后，通過形成對各元件間進行接線的配線以及將之覆蓋的保護膜，從而制造出半導體裝置。

接著，與對比例進行比較而說明本實施方式的效果。圖6是表示對比例所涉及的半導體裝置的剖面圖。在對比例中，通過cvd法來形成將具有檐構造的柵極電極8覆蓋的絕緣膜9。但是，由于柵極電極8的檐和凹部7的底面之間的間隔狹窄，絕緣膜材料的供給變?nèi)?，因此將下部電極8a覆蓋的絕緣膜9比其他部分薄。因此，針對水的阻止能力下降，耐濕性容易劣化。

與此相對，在本實施方式中，使用以單層為單位反復進行通過表面吸附及反應實現(xiàn)的成膜和通過清潔實現(xiàn)的剩余分子的去除的過程而對原料化合物的分子進行層疊的方法、例如ald法，來形成將具有檐構造的柵極電極8覆蓋的絕緣膜9。也就是說，使用下述絕緣膜作為絕緣膜9，即，將原子層以單層為單位交替排列的氧化膜作為主要成分的絕緣膜。由此，能夠使將柵極電極8的下部電極8a覆蓋的絕緣膜9的膜厚和將上部電極8b覆蓋的絕緣膜9的膜厚相同。因此，能夠防止由于膜厚的不足部分導致耐濕性下降。并且，由于不需要為了防止耐濕性的下降而使絕緣膜9的膜厚過厚，因此還能夠防止高頻特性的下降。

另外，絕緣膜9是將ta氧化膜作為主要成分的絕緣膜。不限于此，絕緣膜9也可以是將si氧化膜作為主要成分的絕緣膜，絕緣膜9也可以是將ta氧化膜和si氧化膜的層疊構造作為主要成分的絕緣膜。特別地，如果使用ta氧化膜和si氧化膜的層疊構造，則與各自的單層構造相比，能夠提高半導體裝置的可靠性及高頻特性。

實施方式2

圖7是表示本發(fā)明的實施方式2所涉及的半導體裝置的剖面圖。圖8是表示本發(fā)明的實施方式2所涉及的半導體裝置的內(nèi)部的俯視圖。圖9是表示將圖7的半導體裝置安裝于安裝基板后的狀態(tài)的剖面圖。

半導體芯片11例如是在半導體基板之上設置了晶體管及配線構造的半導體芯片。半導體芯片11通過導線12而與引線13連接。半導體芯片11、導線12及引線13的一部分由模塑樹脂等覆蓋，形成了安裝有半導體芯片11的封裝體14。絕緣膜15將封裝體14的框體整體覆蓋。封裝體14安裝于安裝基板16之上。此時，引線13與安裝基板16之上的電極17接合。

使用以單層為單位反復進行通過表面吸附及反應實現(xiàn)的成膜和通過清潔實現(xiàn)的剩余分子的去除的過程而對原料化合物的分子進行層疊的方法、例如ald法來形成絕緣膜15。也就是說，使用下述絕緣膜作為絕緣膜15，即，將原子層以單層為單位交替排列的氧化膜作為主要成分的絕緣膜。

安裝了半導體芯片11的封裝體14具有大的臺階，但本實施方式的絕緣膜15能夠以均勻的膜厚將封裝體14的框體的全部露出部位覆蓋。因此，能夠防止由于高臺階、背面部分的膜厚的不足部分導致封裝體14內(nèi)的fet或者mmic的耐濕性下降。

另外，絕緣膜15是將ta氧化膜作為主要成分的絕緣膜。不限于此，絕緣膜15也可以是將si氧化膜作為主要成分的絕緣膜，絕緣膜15也可以是將ta氧化膜和si氧化膜的層疊構造作為主要成分的絕緣膜。