本實用新型涉及芯片制造及鈍化處理技術領域，尤其是涉及一種半導體芯片的鈍化膜結構及具有該結構的電路板。
背景技術：
集成電路的表面鈍化可以減少氧化層中的各種電荷，增強器件對離子玷污的阻擋能力，保護電路及內部互連線免受機械和化學損傷。由于各層材料的楊氏模量和熱膨脹系數(shù)的差異，在集成電路制備過程中，如沉淀、拋光、濺射和光刻等，由于相應的溫度變化都會使薄膜內部的應力發(fā)生變化，從而形成空洞、裂紋或脫落，引起集成電路結構的形變及互連導線短路或開路，造成器件失效。
對芯片進行鈍化處理，可以避免芯片與外界氛圍的直接接觸和避免雜質原子對芯片的吸附，有利于緩解外部應力對芯片的損傷，從而減少芯片側壁表面漏電流，有效提高芯片的可靠性。
目前，公知的半導體硅器件領域隔離鈍化技術主要有二氧化硅、半絕緣多晶硅、磷硅玻璃等技術。以上鈍化膜層的主體均是單層的氧化硅結構，區(qū)別在于其含氧量的多少以及是否存在其它參雜。理論上講，二氧化硅由于具有與硅晶體相近的應力而能夠保證節(jié)界面處的穩(wěn)定，故被認為是理想的鈍化材料。但另一方面，二氧化硅較差的防粒子穿通能力、對輻射敏感、以及純凈的二氧化硅膜極難于生成限制了該膜的應用。其它的膜由于大多需要用淀積、旋涂等方式生成，成膜疏松并且應力與硅相差較大，這就使得其阻擋雜質擴散能力差，并且在退火后在界面處缺陷密度高，從而使節(jié)界面處帶電粒子及陷阱電荷多，導致鈍化后器件特性曲線出現(xiàn)軟擊穿、漏電大等現(xiàn)象，并影響到后期使用中可靠性問題。
技術實現(xiàn)要素：
為了解決上述技術問題至少之一，本實用新型的一個目的在于提供一種提高鈍化效果，減少漏電現(xiàn)象，且抗腐蝕的半導體芯片的鈍化膜結構。
本實用新型的另一個目的在于提供一種具有上述半導體芯片的鈍化模結構的電路板。
本實用新型第一方面的實施例提供的半導體芯片的鈍化膜結構，芯片的正面、背面和側面分別設置有鈍化膜，所述鈍化膜包括第一鈍化層、第二鈍化層和第三鈍化層，其中，所述第一鈍化層分別設置在所述芯片的正面、背面和側面，所述第二鈍化層和所述第三鈍化層依次設置在所述第一鈍化層上。
在上述技術方案中，進一步的，所述第一鈍化層的厚度為1000至2000埃。
在上述任一技術方案中，進一步的，所述第二鈍化層的厚度為500至1000埃。
在上述任一技術方案中，進一步的，所述第三鈍化層的厚度為2000至5000埃。
在上述任一技術方案中，進一步的，所述第一鈍化層為二氧化硅層。
在上述任一技術方案中，進一步的，所述第二鈍化層為三氧化二鋁層。
三氧化二鋁層抗輻射能力強，對鈉離子有良好的阻擋作用，提高了產(chǎn)品的可靠性。
在上述任一技術方案中，進一步的，所述第三鈍化層為氮化硅層。
氮化硅層是惰性介質，介質特性優(yōu)于二氧化硅層，抗鈉能力強，熱穩(wěn)定性好，能明顯提高器件的可靠性和穩(wěn)定性。最常用的氮化硅生長法，是低壓化學汽相淀積法和等離子增強的化學汽相淀積法。
在上述任一技術方案中，進一步的，所述第二鈍化層為磷硅玻璃層。
磷硅玻璃層簡稱PSG層。PSG是二氧化硅同五氧化二磷的混合物，它可以用低溫沉積的方法覆蓋于二氧化硅上面，也可在高溫下對熱生長的二氧化硅通磷蒸汽處理而獲得。形成有硅和氧離子構成的多元環(huán)三維網(wǎng)絡，同五氧化二磷合金形成磷硅玻璃后,加入到硅的網(wǎng)絡中，沒有橋連的氧離子可以同每一個磷離子相關。因此，玻璃中每一個五氧化二磷，分子將形成兩種不同極性的磷中心。由于存在這種帶負電的沒有橋連的氧離子，因此提供了可動雜質離子的陷阱，這就是穩(wěn)定作用的原因所在。與二氧化硅鈍化工藝相比，該工藝的優(yōu)點是：生長溫度低(300～4000℃)，針孔密度小，比硅和鋁的粘附性好，硬度高，膜內應力小，特別是PSG能明顯地削弱鈉等可動正離子對半導體表面性質的影響。對可動鈉離子具有提取固定和阻擋作用。同時，正負電荷間的靜電引力作用，大大降低了鈉離子的遷移率，在一定程度上阻擋了鈉離子的再侵入，避免出現(xiàn)軟擊穿、漏電大的現(xiàn)象，提高了產(chǎn)品的可靠性。
在上述任一技術方案中，進一步的，所述第三鈍化層為聚酰亞胺層。
聚酰亞胺具有優(yōu)異的熱穩(wěn)定性、耐化學腐蝕性和機械性能，進而提高了產(chǎn)品的可靠性。
本實用新型提供的半導體芯片的鈍化膜結構，芯片的正面、背面和側面都設有氧化膜，且鈍化膜具有三層，第一鈍化層設在芯片的正面、背面和側面，在第一鈍化層上一次設置第二鈍化層和第三鈍化層，第二鈍化層位于第一鈍化層和第三鈍化層之間，多層的設置，使芯片的各個面的鈍化效果更好，進一步的避免了芯片與外界氛圍的直接接觸和雜質原子對芯片的吸附，有利于阻擋外部應力對芯片的損傷，進而減小芯片各個面的漏電現(xiàn)象，提高了芯片的可靠性和穩(wěn)定性。
本實用新型第二方面的實施例提供的電路板，包括半導體芯片，所述半導體芯片上設置有上述技術方案中任一項所述的半導體芯片的鈍化膜結構。
本實用新型第二方面的實施例提供的電路板具有第一方面實施例提供的半導體芯片的鈍化膜結構，因此，具有第一方面的實施例提供的半導體芯片的鈍化膜結構的全部有益效果，在此就不一一敘述。
本實用新型的附加方面和優(yōu)點將在下面的描述部分中變得明顯，或通過本實用新型的實踐了解到。
附圖說明
為了更清楚地說明本實用新型具體實施方式或現(xiàn)有技術中的技術方案，下面將對具體實施方式或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施方式，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖。
附圖標記：
1-芯片； 2-鈍化膜； 21-第一鈍化層；
22-第二鈍化層； 23-第三鈍化層。
具體實施方式
下面將結合附圖對本實用新型的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
在本實用新型的描述中，需要說明的是，術語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“內”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本實用新型和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本實用新型的限制。此外，術語“第一”、“第二”、“第三”僅用于描述目的，而不能理解為指示或暗示相對重要性。
在本實用新型的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內部的連通。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本實用新型中的具體含義。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，本實用新型第一方面的實施例提供的半導體芯片的鈍化膜結構，芯片1的正面、背面和側面分別設置有鈍化膜2，所述鈍化膜2包括第一鈍化層21、第二鈍化層22和第三鈍化層23，其中，所述第一鈍化層21分別設置在所述芯片1的正面、背面和側面，所述第二鈍化層22和所述第三鈍化層23依次設置在所述第一鈍化層21上。
本實用新型提供的半導體芯片1的鈍化膜2結構，芯片1的正面、背面和側面都設有氧化膜，且鈍化膜2具有三層，第一鈍化層21設在芯片1的正面、背面和側面，在第一鈍化層21上一次設置第二鈍化層22和第三鈍化層23，第二鈍化層22位于第一鈍化層21和第三鈍化層23之間，多層的設置，使芯片1的各個面的鈍化效果更好，進一步的避免了芯片1與外界氛圍的直接接觸和雜質原子對芯片1的吸附，有利于阻擋外部應力對芯片1的損傷，進而減小芯片1各個面的漏電現(xiàn)象，提高了芯片1的可靠性和穩(wěn)定性。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，在本實用新型的一個實施例中，進一步的，所述第一鈍化層21的厚度為1000至2000埃。
在該技術方案中，第一鈍化層21的厚度不小于1000埃，避免了第一鈍化層21太薄而起不到鈍化的作用，第一鈍化層21的厚度不大于2000埃，避免了第一鈍化層21太厚導致致密性差的情況，提高了產(chǎn)品的可靠性。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，在本實用新型的一個實施例中，進一步的，所述第二鈍化層22的厚度為500至1000埃。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，在本實用新型的一個實施例中，進一步的，所述第三鈍化層23的厚度為2000至5000埃。
在本實用新型的一個實施例中，進一步的，所述第一鈍化層21為二氧化硅層。
二氧化硅層的制備方法多種多樣，如熱氧化、熱分解淀積、濺射、真空蒸發(fā)、陽極氧化、外延淀積等等，不同方法制備的二氧化硅有不同的特點，其具體用途也有所差別，因此，二氧化硅層可以適應各種產(chǎn)品的初步鈍化，提高了產(chǎn)品的多樣化功能。
在本實用新型的一個實施例中，進一步的，所述第二鈍化層22為三氧化二鋁層。
三氧化二鋁層抗輻射能力強，對鈉離子有良好的阻擋作用，提高了產(chǎn)品的可靠性。
在本實用新型的一個實施例中，進一步的，所述第三鈍化層23為氮化硅層。
氮化硅層是惰性介質，介質特性優(yōu)于二氧化硅層，抗鈉能力強，熱穩(wěn)定性好，能明顯提高器件的可靠性和穩(wěn)定性。最常用的氮化硅生長法，是低壓化學汽相淀積法和等離子增強的化學汽相淀積法。
在本實用新型的一個實施例中，進一步的，所述第二鈍化層22為磷硅玻璃層。
磷硅玻璃層簡稱PSG層。PSG是二氧化硅同五氧化二磷的混合物，它可以用低溫沉積的方法覆蓋于二氧化硅上面，也可在高溫下對熱生長的二氧化硅通磷蒸汽處理而獲得。形成有硅和氧離子構成的多元環(huán)三維網(wǎng)絡，同五氧化二磷合金形成磷硅玻璃后,加入到硅的網(wǎng)絡中，沒有橋連的氧離子可以同每一個磷離子相關。因此，玻璃中每一個五氧化二磷，分子將形成兩種不同極性的磷中心。由于存在這種帶負電的沒有橋連的氧離子，因此提供了可動雜質離子的陷阱，這就是穩(wěn)定作用的原因所在。與二氧化硅鈍化工藝相比，該工藝的優(yōu)點是：生長溫度低(300～4000℃)，針孔密度小，比硅和鋁的粘附性好，硬度高，膜內應力小，特別是PSG能明顯地削弱鈉等可動正離子對半導體表面性質的影響。對可動鈉離子具有提取固定和阻擋作用。同時，正負電荷間的靜電引力作用，大大降低了鈉離子的遷移率，在一定程度上阻擋了鈉離子的再侵入，避免出現(xiàn)軟擊穿、漏電大的現(xiàn)象，提高了產(chǎn)品的可靠性。
在本實用新型的一個實施例中，進一步的，所述第三鈍化層23為聚酰亞胺層。
聚酰亞胺具有優(yōu)異的熱穩(wěn)定性、耐化學腐蝕性和機械性能，進而提高了產(chǎn)品的可靠性。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，在本實用新型的一個具體實施例中，芯片1的正面、背面和側面分別設置有鈍化膜2，所述鈍化膜2包括第一鈍化層21、第二鈍化層22和第三鈍化層23，其中，所述第一鈍化層21分別設置在所述芯片1的正面、背面和側面，所述第二鈍化層22和所述第三鈍化層23依次設置在所述第一鈍化層21上。所述第一鈍化層21為二氧化硅層，二氧化硅層的厚度為1000埃，所述第二鈍化層22為三氧化二鋁層，三氧化二鋁的厚度為500埃，所述第三鈍化層23為氮化硅層，氮化硅層的厚度為5000埃。
圖1為本實用新型實施例提供的半導體芯片的鈍化膜結構示意圖；如圖1所示，在本實用新型的另一個具體實施例中，芯片1的正面、背面和側面分別設置有鈍化膜2，所述鈍化膜2包括第一鈍化層21、第二鈍化層22和第三鈍化層23，其中，所述第一鈍化層21分別設置在所述芯片1的正面、背面和側面，所述第二鈍化層22和所述第三鈍化層23依次設置在所述第一鈍化層21上。所述第一鈍化層21為二氧化硅層，二氧化硅層的厚度為2000埃，所述第二鈍化層22為磷硅玻璃層，所述磷硅玻璃層的厚度為1000埃，所述第三鈍化層23為聚酰亞胺層，聚酰亞胺層的厚度為2000埃。
當然，對于本領域的技術人員來說，每層鈍化層還可以選擇其它的厚度。
本實用新型第二方面的實施例提供的電路板，包括半導體芯片，所述半導體芯片上設置有上述技術方案中任一項所述的半導體芯片的鈍化膜結構。
本實用新型第二方面的實施例提供的電路板具有第一方面實施例提供的半導體芯片的鈍化膜結構，因此，具有第一方面的實施例提供的半導體芯片的鈍化膜結構的全部有益效果，在此就不一一敘述。
綜上所述，本實用新型提供的半導體芯片的鈍化膜結構，芯片的正面、背面和側面都設有氧化膜，且鈍化膜具有三層，第一鈍化層設在芯片的正面、背面和側面，在第一鈍化層上一次設置第二鈍化層和第三鈍化層，第二鈍化層位于第一鈍化層和第三鈍化層之間，多層的設置，使芯片的各個面的鈍化效果更好，進一步的避免了芯片與外界氛圍的直接接觸和雜質原子對芯片的吸附，有利于阻擋外部應力對芯片的損傷，進而減小芯片各個面的漏電現(xiàn)象，提高了芯片的可靠性和穩(wěn)定性。
最后應說明的是：以上各實施例僅用以說明本實用新型的技術方案，而非對其限制；盡管參照前述各實施例對本實用新型進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本實用新型各實施例技術方案的范圍。