本實用新型涉及電子電路技術領域，具體涉及一種智能電容器的磁保持繼電器驅動電路。

背景技術：

智能電容器集成了現(xiàn)代測控，電力電子，網(wǎng)絡通訊，自動化控制，電力電容器等先進技術，改變了傳統(tǒng)無功補償裝置落后的控制器技術和落后的機械式投切或機電一體化開關作為投切電容器而導致的無功補償裝置體積龐大和笨重，從而使新一代低圧無功補償設備具有補償效果更好，體積更小，功耗更低，價格更廉，節(jié)約成本更多，使用更加靈活，維護更加方便，使用壽命更長，可靠性更高的特點，適應了現(xiàn)代電網(wǎng)對無功補償?shù)母咭?，所以智能電容器在工業(yè)生產(chǎn)中的應用十分廣泛。

目前市場上所擁有的智能電容器，都是利用磁保持繼電器來控制電容投入或是切出電網(wǎng)，由于磁保持繼電器要產(chǎn)生動作的電流比較大，所以無法直接使用CPU芯片來驅動磁保持繼電器，這樣就需要在磁保持繼電器與CPU芯片之間設置專門用于驅動磁保持繼電器的驅動電路?，F(xiàn)有的驅動電路設計現(xiàn)狀如下：采用集成運放芯片來驅動磁保持繼電器，然后控制芯片直接與集成運放芯片電連接，但是由于控制芯片所能夠輸出的脈沖信號強度有限，在受到干擾的情況下就會出現(xiàn)控制芯片輸出的脈沖信號出現(xiàn)變化，無法驅動集成放大芯片，導致磁保持繼電器無法被驅動，造成智能電容器無法進行投入和切出操作。

為了解決這一問題，本領域技術人員經(jīng)常采用專門的驅動芯片，然而該技術方案具有很大的局限性，而為了克服局限性而設計的單線圈磁保持繼電器驅動電路采用一對達林頓管、限流電阻及磁保持繼電器的線圈構成放電電路，電路組成結構復雜，故障點多，電路結構簡單且通用性高的磁保持繼電器驅動電路成為業(yè)界人士的一大追求。

技術實現(xiàn)要素：

因此，本實用新型要解決的技術問題在于克服現(xiàn)有技術中的磁保持繼電器驅動電路的電路結構復雜、故障點多的缺陷，從而提供一種智能電容器的磁保持繼電器驅動電路，具體技術方案為：

智能電容器的磁保持繼電器驅動電路，包括：

電容器，包括投入狀態(tài)和切出狀態(tài)；

磁保持繼電器，包括斷開與閉合兩種狀態(tài)，用于控制所述電容器處于投入狀態(tài)還是切出狀態(tài)；

驅動電路，用于驅動所述磁保持繼電器，以控制所述磁保持繼電器的狀態(tài)；

CPU回路，用于控制所述驅動電路的輸出信號。

上述智能電容器的磁保持繼電器驅動電路，其中，所述CPU回路包括一個CPU芯片，用于集成CPU回路的控制電路。

上述智能電容器的磁保持繼電器驅動電路，其中，所述CPU芯片為ARM系列STM32芯片。

上述智能電容器的磁保持繼電器驅動電路，其中，所述CPU芯片與所述驅動電路連接，用于通過控制所述驅動電路的輸入信號控制所述驅動電路的輸出信號。

上述智能電容器的磁保持繼電器驅動電路，其中，所述驅動電路包括一個核心芯片，所述核心芯片為DMOS結構的全橋直流機驅動芯片DRV8800。

上述智能電容器的磁保持繼電器驅動電路，其中，所述DMOS結構的全橋直流電機驅動芯片DRV8800包括三個輸入引腳，以用于作為所述驅動電路的輸入引腳。

上述智能電容器的磁保持繼電器驅動電路，其中，所述DMOS結構的全橋直流電機驅動芯片DRV8800包括兩個輸出引腳，以用于作為所述驅動電路的輸出引腳與所述磁保持繼電器連接，所述兩個輸出引腳之間的電壓為8-36V，驅動電流為2800mA。

上述智能電容器的磁保持繼電器驅動電路，其中，還包括：

電容器，與所述磁保持繼電器的接點連接，以用于當所述開關閉合時儲存電能。

本實用新型技術方案，具有如下優(yōu)點：

本實用新型提供的智能電容器的磁保持繼電器驅動電路，實現(xiàn)磁保持繼電器的驅動控制，只需下CPU回路邏輯輸出高、低電平給驅動電路，電路結構簡單，適用性強，避免了現(xiàn)有技術采用運算放大器、三極管組成的驅動電路的生產(chǎn)繁瑣，故障點多的缺陷。

附圖說明

為了更清楚地說明本實用新型具體實施方式或現(xiàn)有技術中的技術方案，下面將對具體實施方式或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本實用新型的一些實施方式，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型實施例1中智能電容器的磁保持驅動電路的結構示意圖。

具體實施方式

下面將結合附圖對本實用新型的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├绢I域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

在本實用新型的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，還可以是兩個元件內(nèi)部的連通，可以是無線連接，也可以是有線連接。對于本領域的普通技術人員而言，可以具體情況理解上述術語在本實用新型中的具體含義。

此外，下面所描述的本實用新型不同實施方式中所涉及的技術特征只要彼此之間未構成沖突就可以相互結合。

實施例1

本實施例提供一種智能電容器的磁保持驅動電路，參見圖1所示結構，包括CPU回路1、驅動電路2、磁保持繼電器3和電容器4，其中：

電容器4包括投入和切出兩種狀態(tài)，磁保持繼電器3包括斷開與閉合兩種狀態(tài)，用于控制電容器4處于投入狀態(tài)或切出裝置；驅動電路2用于驅動磁保持繼電器，以控制磁保持繼電器的狀態(tài)；CPU回路1用于控制驅動電路的輸出狀態(tài)。

CPU回路1與驅動電路2連接，驅動電路2與磁保持繼電器連接，CPU回路1通過邏輯控制電路控制輸出信號，以影響驅動電路的輸入信號，進而控制驅動電路的輸出信號，而驅動電路的輸出信號又作為磁保持繼電器的輸入信號，由此達到控制繼電器狀態(tài)的目的。

優(yōu)選的，CPU回路包括一個CPU芯片，用于集成CPU回路的控制電路。

在此基礎上，進一步的，CPU芯片為ARM系列STM32芯片。

在此基礎上，更進一步的，CPU芯片與驅動電路的連接，用于通過控制驅動電路的輸入信號控制驅動電路的輸出信號。

優(yōu)選的，驅動電路包括一個核心芯片，核心芯片為DMOS結構的全橋直流機驅動芯片DRV8800。

在此基礎上，進一步的，DMOS結構的全橋直流電機驅動芯片DRV8800包括三個輸入引腳，以用于作為驅動電路的輸入引腳。

CPU芯片包括三個I/O輸出端，DMOS結構的全橋直流電機驅動芯片DRV8800包括三個輸入引腳，分別為PHASE、SLEEP和EN，CPU芯片的三個I/O輸出端分別與DMOS結構的全橋直流電機驅動芯片DRV8800的輸入引腳PHASE、SLEEP和EN一一對應連接，用于通過CPU回路的邏輯控制控制驅動電路的輸入信號。

在此基礎上，更進一步的，DMOS結構的全橋直流電機驅動芯片DRV8800包括兩個輸出引腳，以用于作為驅動電路的輸出引腳與磁保持繼電器連接，兩個輸出引腳之間的電壓為8-36V，驅動電流為2800mA，適用范圍寬，適用于目前所有磁保持繼電器。

DMOS結構的全橋直流電機驅動芯片DRV8800包括兩個輸出引腳，分別為OUT+和OUT-，與磁保持繼電器連接，DMOS結構的全橋直流電機驅動芯片DRV8800的輸入引腳PHASE、SLEEP和EN的輸入信號的變化將影響輸出引腳OUT+和OUT-信號的改變，進而控制磁保持繼電器3是處于斷開狀態(tài)還是處于閉合狀態(tài)。

優(yōu)選的，智能電容器的磁保持繼電器驅動電路還包括一個電容器4，電容器，電容器4與磁保持繼電器3的接點31連接，以用于當開關閉合時儲存電能，磁保持繼電器3通過控制節(jié)點31的狀態(tài)控制電容4處于投入狀態(tài)還是處于切出狀態(tài)。

當CPU回路中的CPU芯片通過邏輯判斷獲得需要投入電容器時，CPU回路中的CPU芯片控制與輸出引腳EN連接的I/O輸出端輸出的信號為高電平信號，與SLEEP引腳連接的I/O輸出端的輸出信號為高電平信號，與PHASE引腳連接的I/O輸出端的輸出信號為高電平信號，此時，驅動電路通過接受CPU回路中的三個I/O輸出端的輸出信號后，驅動電路的輸出引腳OUT+的輸出信號為電源正極信號，輸出引腳OUT-的輸出信號為電源負極信號，磁保持繼電器3閉合，實現(xiàn)電容器4的投入。

當CPU回路中的CPU芯片通過邏輯判斷獲得需要切出電容器時，CPU回路中的CPU芯片的與輸出引腳EN連接的I/O輸出端的輸出信號為低電平信號，然后再變換為高電平信號，而與SLEEP引腳連接的I/O輸出端的輸出信號為高電平信號，與PHASE引腳連接的I/O輸出端的輸出信號為低電平信號，此時，驅動電路通過接受CPU回路中的三個I/O輸出端的輸出信號后，驅動電路的輸出引腳OUT+的輸出信號為電源負極，輸出引腳OUT-的輸出信號為電源正極，磁保持繼電器3斷開，實現(xiàn)電容器切出。

當電容器投入或切出后，CPU回路的CPU芯片的與輸入引腳SLEEP連接的I/O輸出端的輸出信號從高電平信號轉換為低電平信號，如此控制使得驅動電路的輸出引腳OUT+、OUT-為高阻狀態(tài)，這一變化使得磁保持繼電器3的線圈失電，避免磁保持繼電器3的線圈長期帶電導致發(fā)熱，影響磁保持繼電器的動作特性。

綜上所述，本實用新型通過構建包括CPU回路、驅動電路、磁保持繼電器和電容的智能電容器的磁保持繼電器驅動電路，通過CPU回路中的CPU芯片的邏輯控制CPU回路的輸出信號，進而影響驅動電路的輸入信號，達到控制驅動電路的輸出信號，進一步控制磁保持繼電器的目的，電路結構簡單，適用性寬，適用于現(xiàn)有所有繼電器。

顯然，上述實施例僅僅是為清楚地說明所作的舉例，而并非對實施方式的限定。對于所屬領域的普通技術人員來說，在上述說明的基礎上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本實用新型創(chuàng)造的保護范圍之中。