本發(fā)明涉及一種具有半導體元器件的半導體芯片以及一種用于制造半導體芯片的方法。
背景技術：
為了檢測特定參數并且為了在晶片上執(zhí)行應力測試，在制造工藝結束前應逐一接通并電氣測量這些半導體元器件。在執(zhí)行應力測試時對半導體元器件加載到超過特定的數據，由此可以發(fā)現半導體元器件中的工藝誤差和缺陷。對于在內部與該元器件的其他極連接的元器件，不可能足夠大地提高用于應力測試的電壓。例如在集成電路、智能或特定的功率半導體中就是這種情況。在偽肖特基二極管的情況中，柵極接頭通過芯片金屬化固定地與源極接頭電連接。由此不可能通過應力測試檢測柵極氧化層。在半導體元器件的截止電壓通過單片集成的鉗位電路限制時會得到類似的困難。因此，例如用于機動車點火裝置的晶體管的最大擊穿電壓可以被集成在芯片上的齊納二極管限制在300v的值內。然而，要檢測的晶體管具有600v的擊穿電壓。因此，由于鉗位，用于檢測的電壓范圍被限制在300v內，使得不可能進行完整的元器件檢測。
然而，已知可行方案，用于在元器件包含不同金屬化平面時仍然能執(zhí)行應力檢測。在此，至少在施加最后一層金屬化平面之前可以執(zhí)行應力測試。這種做法在元器件具有可焊接的正面時是可行的。在偽肖特基二極管中，例如鋁金屬化層在晶片上側上形成電分離的源極接頭和柵極接頭。在該時間點上可以測試在晶片層上的柵極氧化層。柵極與源極之間的接通在下面的工藝步驟中被制造，使得在應力測試之后進行晶片工藝的最后一層金屬層的工藝處理。
在此缺點是，通過在應力測試之后進行的晶片工藝步驟可能產生元件損壞。
技術實現要素：
半導體芯片包括具有第一主延伸方向和第二主延伸方向的半導體元器件，其中，第一主延伸方向和第二主延伸方向形成主延伸平面，其中，主延伸平面垂直于半導體芯片的堆疊方向布置。直接在半導體元器件上布置第一金屬區(qū)域、至少一個第二金屬區(qū)域和介電區(qū)域。第一金屬區(qū)域和第二金屬區(qū)域是能焊接的或者說可焊接的。第一金屬區(qū)域和至少一個第二金屬區(qū)域被介電區(qū)域電分離。至少一個第二金屬區(qū)域沿第一主延伸方向與第一金屬區(qū)域相距第一間距。在第一金屬區(qū)域上布置在未焊接狀態(tài)下具有第四層厚度的第一焊料。第四層厚度至少相當于第一間距的三倍。第三金屬區(qū)域布置在第一焊料上。第三金屬區(qū)域是可焊接的并且沿第一主延伸方向與元器件邊緣相距第三間距。第三間距相當于未焊接狀態(tài)中的第一焊料的第四層厚度的至少五倍。第一金屬區(qū)域、第二金屬區(qū)域、第三金屬區(qū)域和第一焊料具有材料鎖合連接。
在此優(yōu)點是，起測試盤作用的第二金屬區(qū)域與起半導體元器件的主金屬化層作用的第一金屬區(qū)域之間是電絕緣的，并且產生沿主延伸方向從主金屬化層一直擴展到測試盤上的封閉的無縮孔的焊接層。
在另一構型方案中，前述至少一個第二金屬區(qū)域完全被介電區(qū)域包圍。
在此優(yōu)點是，測試盤位于主金屬化層或者說主盤之外，由此連貫地構型主金屬化層或者說主盤，該主盤例如源極觸點。
在另一構型方案中，第一金屬區(qū)域完全被介電區(qū)域包圍。
在另一構型方案中，第二金屬區(qū)域沿主延伸方向與半導體元器件的邊緣相距第二間距。
在此有利的是，測試盤可以非常靠近半導體元器件的邊緣地布置，由此明顯使元器件的可測試性變容易。
在另一構型方案中，第一金屬區(qū)域具有第一層厚度，第二金屬區(qū)域具有第二層厚度，介電區(qū)域具有第三層厚度。在此，第一層厚度和第二層厚度大于第三層厚度。
在此優(yōu)點是，焊接材料可以更容易地散開，以便形成材料鎖合連接。
在另一構型方案中，半導體元器件包括偽肖特基二極管。
在此有利的是，能夠以簡單的方式測試半導體元器件，特別是偽肖特基二極管的柵極氧化物。
根據本發(fā)明的用于制造具有半導體元器件的半導體芯片的方法包括：在半導體元器件上結構化介電區(qū)域；將第一金屬區(qū)域和第二金屬區(qū)域施加到半導體元器件上，使得第一金屬區(qū)域和第二金屬區(qū)域彼此電分離；將第一焊料施加到第一金屬區(qū)域上，通過溫度步驟材料鎖合地連接第一金屬區(qū)域、第二金屬區(qū)域、第三金屬區(qū)域和第一焊料。
在此優(yōu)點是，在完整的晶片工藝結束后才執(zhí)行應力測試，使得在晶片工藝結束后仍然敞開的接頭的電連接通過在將半導體芯片封裝到相應殼體或相應組件中時的焊接工藝步驟來進行。
在另一構型方案中，半導體元器件通過暫時接通第一金屬區(qū)域和/或第二金屬區(qū)域來進行測試。
其他優(yōu)點從下面對實施例的描述或由從屬權利要求得出。
附圖說明
下面根據優(yōu)選實施方式和附圖闡述本發(fā)明。
附圖示出：
圖1根據本發(fā)明的半導體芯片在焊接過程前的俯視圖；
圖2沿圖1的剖面線a-a’的根據本發(fā)明的半導體芯片在焊接過程之前的剖視圖；
圖3沿圖1的剖面線a-a’的根據本發(fā)明的半導體芯片在焊接過程之后的剖視圖；以及
圖4用于制造根據本發(fā)明的半導體芯片的方法。
具體實施方式
圖1示出根據本發(fā)明的半導體芯片100的俯視圖。半導體芯片100具有半導體元器件101。在半導體元器件101上布置起到半導體元器件的主金屬化層作用的第一金屬區(qū)域102。第一金屬區(qū)域102具有空出部，至少一個第二金屬區(qū)域103布置在該空出部中。第一金屬區(qū)域102和第二金屬區(qū)域103彼此間隔地布置，它們之間具有第一間距105。在此，第一間距105既沿第一主延伸方向x延伸又沿著第二主延伸方向y延伸。在第一金屬區(qū)域102上布置焊料107。在焊料107上布置第三金屬區(qū)域108。該第三金屬區(qū)域108沿第一主延伸方向x與半導體元器件101相距第三間距109。在此，第一金屬區(qū)域102和第二金屬103是可焊接的。第三金屬區(qū)域108尤其具有平面的可焊接表面。第三金屬區(qū)域108的材料包括例如銅或鍍鎳的銅。焊料107可以是小焊板或焊膏。
在一個實施例中，半導體元器件100具有多個第二區(qū)103。
圖2示出半導體芯片201的剖視圖。在此，圖2中與圖1意義相同的特征具有與圖1中的參考標記相同的后位數字。此外示出，元器件201具有整面構造的背面金屬化層210。背面金屬化層210借助焊接層211與用作下金屬接口的第四金屬區(qū)域212連接。
圖3示出根據本發(fā)明的半導體芯片301在焊接過程之后的剖視圖。圖3中與圖2意義相同的特征具有與圖2中的參考標記相同的后位數字。
在一個實施例中，第三金屬區(qū)域108、208、308搭接第一金屬區(qū)域102、202、302以及第二金屬區(qū)域103、203、303。在此，焊料307在其底點上的寬度小于其頂點上的寬度，也就是說，焊料307呈梯形構型。
在一個實施例中，第一金屬區(qū)域102、202、302以及第二金屬區(qū)域103、203、303具有由鎳和銀構成的薄序列層。第三金屬區(qū)域108、208和308是包封半導體芯片的殼體的一部分。焊料107、207和307包括具有正的體積突變(volumenvorsprung)的軟焊料，其中，焊料107、207、307在未焊接狀態(tài)下僅布置在第一金屬區(qū)域102、202、302上。另外，焊料107、207和307具有高的可潤濕性。
半導體芯片100、200、300可以具有壓入式二極管，尤其是高效率二極管或偽肖特基二極管作為元器件101、201和301。這些二極管尤其適用在機動車的發(fā)電機中。mos門極二極管同樣可以用作半導體元器件101和201。另外，可以使用具有鉗位電壓的功率mosfets和igbts。
圖4示出用于制造具有半導體元器件的半導體芯片的方法400。該方法開始于步驟410，其方式是：在半導體元器件上結構化介電區(qū)域。在隨后的步驟420中將第一金屬區(qū)域和第二金屬區(qū)域施加到半導體元器件上，使得第一金屬區(qū)域和第二金屬區(qū)域彼此電分離。在隨后的步驟430中將第一焊料施加到第一金屬區(qū)域上。在隨后的步驟450中，借助溫度步驟將第一金屬區(qū)域、第二金屬區(qū)域、同樣可焊接的第三金屬區(qū)域和第一焊料材料鎖合地連接。介電層不具有焊料潤濕性，然而通過第三金屬區(qū)域到半導體芯片之間具有的側向間距也能實現材料鎖合連接。換言之，第三金屬區(qū)域在第一主延伸方向和第二主延伸方向具有側向間距，即第三金屬區(qū)域突出于半導體芯。如果焊料在從固態(tài)過渡到液態(tài)時具有正的體積突變，那么液態(tài)焊料從第一金屬區(qū)域經第三金屬區(qū)域向第二金屬區(qū)域膨脹。這意味著，焊料通過第三金屬區(qū)域的側向間距或者說側向突出部向外延展，并在冷卻時與第一金屬區(qū)域、第二金屬區(qū)域和第三金屬區(qū)域實現材料鎖合連接。
因此，第一金屬區(qū)域和第二金屬區(qū)域彼此電連接。
優(yōu)選在步驟425中測試半導體元器件，其中，步驟425在時間上在步驟420與430之間執(zhí)行。通過暫時接通第一和第二金屬區(qū)域進行測試。
可選地，測試也可以在時間上在步驟430和450之間的步驟440中執(zhí)行。
在一個實施例中，第三金屬區(qū)域構型成用化學沉積的幾微米厚磷化鎳層覆蓋的銅接頭或銅殼體。在此，焊料為pbsn4。例如在大約350攝氏度時借助氫含量為5％至10％的氮氫混合氣進行溫度步驟。替代地還可以使用包含甲酸的氣氛。