技術(shù)領(lǐng)域

本發(fā)明的示例實施例涉及一種半導體封裝件及其制造方法，更具體地，涉及一種包括穿孔的半導體封裝件及其制造方法。

背景技術(shù)：

近來，在半導體裝置中，隨著由于小型化工藝技術(shù)和功能的多樣化而引起的芯片尺寸的減小和輸入端子與輸出端子的數(shù)量的增加，電極焊盤之間的節(jié)距逐漸減小，加速了各種功能的聚合，并因此已經(jīng)出現(xiàn)了將各種裝置集成在單個封裝件中的系統(tǒng)級封裝技術(shù)。另外，為了使操作之間的噪音最小化并改善信號速率，系統(tǒng)級封裝技術(shù)正在變成可保持短信號距離的三維(3D)堆疊技術(shù)。

同時，除了這樣的用于技術(shù)改善的需要之外，為了控制產(chǎn)品成本、增加產(chǎn)量并減少制造成本，正在引進通過堆疊多個半導體芯片形成的半導體封裝件。例如，正在采用多個半導體芯片堆疊在單個半導體封裝件中的多芯片封裝(MCP)和不同類型的堆疊芯片作為單個系統(tǒng)操作的系統(tǒng)級封裝(SiP)。

雖然作為用于將諸如半導體裸片的高密度集成電路(IC)模塊化的封裝件的SiP被應(yīng)用到難以確保安裝空間的便攜式終端，但是近年來它正在以各種方式被應(yīng)用到其它產(chǎn)品。

以這種方式，近年來，半導體封裝件已經(jīng)逐漸最小化，其厚度也已經(jīng)減小。

然而，在相關(guān)領(lǐng)域的層疊封裝件(PoP)中，將半導體封裝件纖薄化存在限制，難以滿足由最小化而引起的精細節(jié)距。

技術(shù)實現(xiàn)要素：

因此，提供本發(fā)明的示例實施例以基本上解決由于相關(guān)領(lǐng)域的限制和缺點而導致的一個或更多個問題。

本發(fā)明的示例實施例提供了一種能夠制造纖薄封裝件和精細節(jié)距的半導體封裝件及其制造方法。

在一些示例實施例中，半導體封裝件包括：框架，具有容納部，并被構(gòu)造成通過設(shè)置在容納部周圍的穿孔在其上部與下部之間傳輸電信號；一個或更多個半導體芯片，容納在容納部中；布線部，設(shè)置在框架和半導體芯片下方，并被構(gòu)造為將穿孔連接到半導體芯片；包封件，被成型，以將框架和半導體芯片一體化；導電球，連接到穿孔的上部，其中，框架被提供為印刷電路板(PCB)，印刷電路板具有設(shè)置在其中心處的芯層和堆疊在芯層的上表面上的保護層，穿孔包括填充穿過框架的過孔的穿透部和被構(gòu)造為從穿透部的上部沿芯層的上表面延伸到穿透部的外側(cè)的連接延伸部，保護層具有形成為暴露連接延伸部的開口。

容納部可以形成在框架的中心處，過孔可以被設(shè)置為多個，多個過孔可以設(shè)置在容納部的周圍，導電球可以連接到連接延伸部。

連接延伸部可以在框架的寬度方向上延伸穿透部的剖面區(qū)域。

框架可以被提供為PCB，其中，上保護層和下保護層分別可以堆疊在芯層的上表面和芯層的下表面上，連接延伸部可以包括沿芯層的上表面延伸的上連接延伸部和沿芯層的下表面延伸的下連接延伸部，其中，上保護層可以具有形成為暴露上連接延伸部的開口，下保護層可以具有形成為暴露下連接延伸部的開口。

開口可以被設(shè)置為具有比連接延伸部的面積大的面積，以容納在連接延伸部中，連接延伸部的側(cè)表面可以被開口暴露。

包封件可以通過在導電球附近凹入而形成有凹區(qū)域，導電球的側(cè)表面可以被凹區(qū)域暴露。

凹區(qū)域可以形成為向下被錐化，傾斜的表面可以設(shè)置在凹區(qū)域的側(cè)表面上。

布線部可以包括：第一絕緣層，堆疊在框架和半導體芯片的一個表面上，以暴露半導體芯片的信號焊盤和穿孔的一個表面；布線層，設(shè)置在第一絕緣層上，并被構(gòu)造為將半導體芯片的信號焊盤連接到穿孔的一個表面；第二絕緣層，被構(gòu)造為覆蓋布線層，并使布線層絕緣。

另外，半導體封裝件還可以包括設(shè)置在布線部下方的外部連接端子，以電連接到布線層。

另外，導電球可以包括焊球。

另外，導電球可以具有平坦的上表面，包封件的上表面和導電球的上表面可以共面。

另外，框架可以被設(shè)置為具有與半導體芯片的高度相同的高度或高于半導體芯片的高度。

在其它示例實施例中，制造半導體封裝件的方法包括：設(shè)置具有形成在其中的穿孔的框架；將導電球附著到穿孔的一側(cè)；在第一載體上設(shè)置框架，使得導電球被設(shè)置在其上；設(shè)置半導體芯片，以容納在框架的容納部中；設(shè)置半導體芯片的有源表面，以面向下；使用包封件密封框架、半導體芯片和導電球，以集成為單個結(jié)構(gòu)；去除第一載體；將包封件的一個表面設(shè)置在第二載體上；在去除第一載體的表面上形成布線層；去除第二載體；通過研磨第二載體被去除的表面來暴露導電球。

另外，凹區(qū)域可以被形成為通過蝕刻圍繞暴露的導電球的包封件來暴露導電球的外側(cè)表面。

附圖說明

通過參照附圖詳細地描述本發(fā)明的示例實施例，本發(fā)明的示例實施例將變得更加明顯，在附圖中：

圖1是示出根據(jù)本發(fā)明的第一實施例的半導體封裝件的剖視圖；

圖2至圖11是示出根據(jù)本發(fā)明的第一實施例的制造半導體封裝件的工藝的剖視圖；

圖12是示出根據(jù)本發(fā)明的第一實施例的層疊封裝(PoP)的剖視圖；

圖13是示出根據(jù)本發(fā)明的第一實施例的第一修改實施例的半導體封裝件的剖視圖；

圖14是示出根據(jù)本發(fā)明的第一實施例的第二修改實施例的半導體封裝件的剖視圖；

圖15是示出根據(jù)本發(fā)明的第二實施例的半導體封裝件的剖視圖；

圖16至圖25是示出根據(jù)本發(fā)明的第二實施例的制造半導體封裝件的工藝的剖視圖；

圖26是示出根據(jù)本發(fā)明的第二實施例的PoP的剖視圖；

圖27是示出根據(jù)本發(fā)明的第二實施例的修改實施例的PoP的剖視圖。

具體實施方式

在下文中，將參照附圖詳細地描述本發(fā)明的示例實施例。以下描述的示例實施例僅是示例，以將本發(fā)明的范圍更加清楚地傳達給本領(lǐng)域的技術(shù)人員的，而本發(fā)明不限于此。本發(fā)明可以以其它示例實施例來實施。為了清楚地解釋本發(fā)明，附圖中省略了與描述無關(guān)的部分，為了便于解釋，可以夸大附圖中的組件的寬度、長度和厚度。貫穿該說明書，同樣的附圖標記表示同樣的元件。另外，如這里使用的，術(shù)語“和/或”包括一個或更多個相關(guān)所列項的任何組合和所有組合。

圖1是示出根據(jù)本發(fā)明的第一實施例的半導體封裝件100的剖視圖。

根據(jù)本發(fā)明的第一實施例的半導體封裝件100可以包括：框架120，包含穿孔160；一個或更多個半導體芯片110(110-1和110-2)，容納在框架120的容納部121中；布線部130，電連接到半導體芯片110和穿孔160；包封件140，被成型，以將框架120和半導體芯片110一體化；外部連接端子150，電連接到布線部130，并將半導體封裝件100連接到外部電路(未示出)。

半導體芯片110可以包括第一半導體芯片110-1和第二半導體芯片110-2。第一半導體芯片110-1可以是集成電路(IC)(或裸片)，第二半導體芯片110-2可以是有源元件或無源元件。可選擇地，與附圖不同，根據(jù)本發(fā)明的第一實施例的半導體封裝件100可以僅包括單個半導體芯片。

可選擇地，第一半導體芯片110-1和第二半導體芯片110-2可以是存儲器芯片或邏輯芯片。例如，存儲器芯片可以包括動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、閃存、相變隨機存取存儲器(PRAM)、電阻式隨機存取存儲器(ReRAM)、鐵電隨機存取存儲器(FeRAM)、磁阻隨機存取存儲器(MRAM)等。例如，邏輯芯片可以是控制存儲器芯片的控制器。

第一半導體芯片110-1和第二半導體芯片110-2可以是相同類型的芯片或不同類型的芯片。例如，第一半導體芯片110-1和第二半導體芯片110-2可以被提供為不同類型的芯片，并可以以芯片彼此電連接并作為單個系統(tǒng)操作的系統(tǒng)級封裝件(SiP)的形式來設(shè)置。

第一半導體芯片110-1可以包括有源表面111，有源表面111包括其中形成有電路的有源區(qū)域。另外，與有源表面111相對的表面可以是非有源表面112。用于與外部交換信號的信號焊盤113可以形成在有源表面111上。信號焊盤113可以與第一半導體芯片110-1集成。

信號焊盤113電連接到布線部130。信號焊盤113和布線部130可以通過凸塊或?qū)щ娬澈喜牧蟻磉B接。例如，該連接可以是使用金屬(諸如鉛(Pb)和錫(Sn))的熔融材料鍵合的焊接點。

第一半導體芯片110-1和第二半導體芯片110-2可以設(shè)置在容納部121中，容納部121形成在框架120的中心處。另外，半導體芯片110的側(cè)表面可以與框架120間隔開。另外，半導體芯片110與框架120之間的間隙可以填充有包封件140。

另外，第一半導體芯片110-1的有源表面111可以設(shè)置為面向下，因此可以面對布線部130。在此情況下，第一半導體芯片110-1的有源表面111(即，下表面)和框架120的下表面可以共面。

另外，第一半導體芯片110-1和第二半導體芯片110-2的高度可以與框架120的高度相同或低于框架120的高度。在附圖中，第一半導體芯片110-1的高度示出為與框架120的高度的相同，第二半導體芯片110-2的高度示出為低于框架120的高度。由于半導體芯片110未從框架120的上部突出，因此半導體芯片110可以免受外部沖擊。

框架120可以包括：容納部121，容納半導體芯片110，并形成在框架120的中心處；多個穿孔(即，多個過孔122)，形成在容納部121周圍。容納部121可以設(shè)置為位于框架120的中心處的開口區(qū)域，或者可以形成為穿過框架120。

例如，在俯視圖中，框架120可以具有被與容納部121對應(yīng)的區(qū)域變空的矩形形狀，或者設(shè)置為被與容納部121對應(yīng)的區(qū)域間隔開的一對矩形形狀。另外，框架120可以設(shè)置為具有代替以上形狀的另一形狀。

另外，過孔122可以形成為穿過框架120并沿半導體芯片110的邊緣設(shè)置為多個。另外，在豎直方向上傳輸電信號的穿孔160設(shè)置在過孔122中。以下將詳細地描述穿孔160。

框架120可以是通孔框架。通孔框架可以設(shè)置為穿過其形成有穿孔160的基底。例如，框架120可以是其上形成有電路的印刷電路板(PCB)。可選擇地，框架120可以是絕緣框架。絕緣框架可以包括絕緣材料。例如，絕緣材料可以包括硅、玻璃、陶瓷、塑料或聚合物。

在附圖中，PCB被示出為框架120的示例。PCB可以包括設(shè)置在其中心處的芯層123以及設(shè)置在芯層123上方和下方的保護層124。例如，芯層123可以是插件(interposer)，保護層124可以是覆蓋插件的兩個表面的鈍化層。

另外，框架120可以用作支撐半導體封裝件100的支撐構(gòu)件。框架120可以用作支撐半導體芯片并保護半導體芯片免受外部濕氣或沖擊的框架。

另外，當框架120由金屬制成時，可以使由制造工藝中產(chǎn)生的熱導致的翹曲最小化，并且其可以有利于散熱和屏蔽噪音。

穿孔160可以在半導體封裝件100的豎直方向上傳輸電信號。例如，穿孔160的一側(cè)連接到設(shè)置在框架120的一個表面處的布線部130，并且可以通過布線層132和134電連接到第一半導體芯片110-1和/或第二半導體芯片110-2，穿孔160的另一側(cè)可以電連接到外部電路或堆疊在半導體封裝件100上的另一個半導體封裝件(未示出)。

另外，穿孔160的一側(cè)可以電連接到外部連接端子150。

另外，可以通過設(shè)置在框架120中的過孔122在豎直方向上設(shè)置穿孔160。穿孔160可以是填充過孔122的導電材料。例如，穿孔160可以設(shè)置為具有圓柱形形狀。

可選擇地，穿孔160可以是過孔122的內(nèi)周表面涂覆的金屬層?？蛇x擇地，穿孔160可以具有焊球形狀等并穿過過孔122，或者可以是填充過孔122的阻焊墨。

同時，形成穿孔160的方法包括無電解電鍍、電解電鍍、濺射、印刷等。

同時，雖然附圖中未示出，但是框架120可以包括多條信號引線(未示出)。信號引線可以附著到框架120的一個表面。

另外，穿孔160可以包括容納在過孔122中的穿透部161以及設(shè)置在穿透部161的上部和下部中的至少一處的連接延伸部162。連接延伸部162可以設(shè)置為具有比穿透部161的面積大的面積。因此，連接延伸部162可以擴大穿孔160的連接面積，因此可以改善其連接可靠性。

參照附圖，連接延伸部162可以與穿透部161集成?？蛇x擇地，與附圖不同，連接延伸部162可以具有附著到穿透部161的一端的焊盤的形狀。

另外，電連接到連接延伸部162的上部或穿透部161的導電柱163可以附著到穿孔160的一個表面。導電柱163可以電連接到外部端子(未示出)，外部端子設(shè)置在穿孔160上并且設(shè)置在可堆疊在半導體封裝件100上的封裝件的下部上。

導電柱163可以由包括金屬的導電材料制成，并可以包括例如銅(Cu)。另外，導電柱163可以設(shè)置為具有圓柱形形狀。另外，導電柱163的上表面可以不比以下將描述的包封件140的上表面處于更高水平處。例如，導電柱163的上表面和包封件140的上表面可以共面。

布線部130可以將半導體芯片110電連接到穿孔160。布線部130可以例如通過重排金屬導線的工藝來形成。

布線部130可以包括布線層132和134以及絕緣層131、133和135。布線層132和134可以包括例如金屬的導電材料。例如，布線層132和134可以包括銅、鋁或它們的合金。另外，絕緣層131、133和135可以包括有機絕緣材料或無機絕緣材料。例如，絕緣層131、133和135可以包括環(huán)氧樹脂。

絕緣層131、133和135可以形成為具有三層結(jié)構(gòu)，布線層132和134可以置于絕緣層131、133和135之間。例如，布線部130可以包括第一布線層132、第二布線層134、第一絕緣層131、第二絕緣層133和第三絕緣層135，第一布線層132和第二布線層134被設(shè)置為具有兩層結(jié)構(gòu)并彼此電連接，第一絕緣層131使半導體芯片110和框架120與第一布線層132的一個表面絕緣，第二絕緣層133使第一布線層132的另一表面與第二布線層134的一個表面絕緣，第三絕緣層135使第二布線層134的另一表面與外部絕緣。

另外，第一布線層132可以連接到穿孔160和半導體芯片110，第二布線層134可以連接到以下將描述的外部連接端子150。

布線部130可以再布線半導體芯片110以形成電路。該工藝也被稱作積層工藝(build-up process)。即，半導體芯片110可以通過布線部130來再布線，因此半導體封裝件100可以具有扇出結(jié)構(gòu)。因此，可以最小化半導體芯片110的輸入和輸出端子，也可以增加輸入和輸出端子的數(shù)量。

包封件140可以被成型，以將第一半導體芯片110-1、第二半導體芯片110-2、框架120和布線部130集成。包封件140可以包括絕緣材料，例如，環(huán)氧成型化合物(EMC)或密封劑。

包封件140可以以流體態(tài)注入，然后在高溫環(huán)境下固化。例如，上面的工藝可以包括加熱并壓縮包封件140的工藝，在此情況下，可以通過添加真空工藝來去除包封件140中的氣體等。在固化包封件140的同時框架120、第一半導體芯片110-1和第二半導體芯片110-2被集成為單個結(jié)構(gòu)包封件。

另外，包封件140可以填充框架120的容納部121與半導體芯片110之間的間隙以及第一半導體芯片110-1與第二半導體芯片110-2之間的間隙。另外，包封件140可以設(shè)置為覆蓋框架120和半導體芯片110的上部。另外，包封件140可以設(shè)置為圍繞框架120的邊緣。因此，框架120和半導體芯片110可以被包封件140圍繞并且不被暴露到外部，并且可以保護框架120和半導體芯片110免受外部沖擊。

另外，由于包封件140密封框架120和半導體芯片110的上表面和側(cè)表面，因此可以使在制造工藝中由框架120濕氣吸附而產(chǎn)生的氣體的量最小化，因此可以穩(wěn)定工藝。另外，由于防止了框架120直接吸附濕氣，因此可以使由于濕氣吸附而導致的變形最小化。

在具有扇出結(jié)構(gòu)的半導體封裝件100中，外部連接端子150被設(shè)置為具有大于半導體芯片110的有源區(qū)域的連接區(qū)域。這里，外部連接端子150的連接區(qū)域指最外側(cè)的外部連接端子150連接到布線層132和134時形成的區(qū)域，半導體芯片110的有源區(qū)域指連接最外側(cè)信號焊盤113時形成的區(qū)域。

外部連接端子150連接到布線層132和134，以將半導體封裝件100電連接到外部電路或另一個半導體封裝件(未示出)。在附圖中，盡管焊球被示出為外部連接端子150的示例，但是外部連接端子150可以包括焊料凸塊等。另外，在外部連接端子150的表面上執(zhí)行了諸如有機涂覆或金屬鍍覆等的表面處理，因此可以防止表面被氧化。例如，有機涂覆可以是有機焊料保護(OSP)涂覆，可以通過金(Au)、鎳(Ni)、鉛(Pb)或銀(Ag)鍍覆來執(zhí)行金屬鍍覆。

由于根據(jù)本發(fā)明的第一實施例的半導體封裝件100包括在豎直方向上穿過框架120的穿孔160，因此半導體封裝件100可以在豎直方向上傳輸電信號。具體地，連接到穿孔160的上部的外部端子(未示出)可以電連接到連接到穿孔160的下部的布線部130，布線部130可以連接到半導體芯片110。

另外，可以通過連接到穿孔160的上部的導電柱163來幫助外部端子(未示出)的連接。

具體地，包封件140可以形成有暴露導電柱163的凹區(qū)域141。另外，凹區(qū)域141可以包括將外部端子(未示出)引導到導電柱163的引導表面。例如，凹區(qū)域141可以形成為向下錐化。例如，凹區(qū)域141可以具有錐形形狀的部分。

如上所述，導電柱163被設(shè)置并且凹區(qū)域141形成在在包封件140中，因此，當另一個封裝件(未示出)堆疊在半導體封裝件100上時，封裝件的外部端子(未示出)可以容易地與導電柱163對準，并可以改善其連接可靠性。

接著，將參照附圖描述根據(jù)第一實施例的制造半導體封裝件100的工藝。圖2至圖11是示出根據(jù)本發(fā)明的第一實施例的制造半導體封裝件100的工藝的剖視圖。

圖2示出了設(shè)置其中形成有穿孔160的框架120的工藝。

參照圖2，框架120可以被提供為PCB。即，框架120可以包括布置在其中心處的芯層123、堆疊在芯層123上方和下方的保護層124。

另外，框架120可以處于其中設(shè)置有穿孔160的狀態(tài)。即，形成在框架120中的過孔122可以被穿孔160填充。

另外，穿孔160可以包括在豎直方向上穿過芯層123的穿透部161以及沿芯層123的上表面和下表面擴大穿透部161的連接區(qū)域的連接延伸部162。

在附圖中，連接延伸部162被示出為形成在芯層123的上表面和下表面兩者上。然而，與附圖不同，連接延伸部162可以僅形成在其表面上或者可以不形成在任何表面上。

另外，可以在單個工藝中形成穿孔160和連接延伸部162。例如，連接延伸部162可以是信號引線?？蛇x擇地，在形成穿孔160之后，可以將連接延伸部162形成為附著到穿孔160。例如，連接延伸部162可以是信號焊盤。

另外，可以將保護層124設(shè)置為覆蓋連接延伸部162。在此情況下，保護層124可以包括絕緣體。

圖3示出了通過在保護層124中形成開口124a和124b來暴露穿孔160的工藝，圖4示出了附著導電柱163的工藝。

參照圖3，通過形成在框架120的兩個表面中的開口124a和124b來暴露穿孔160。例如，可以通過形成在框架120的一個表面中的開口124a或124b來暴露穿孔160的連接延伸部162。

在附圖中，形成在框架120的一個表面中的開口124a或124b的面積被示出為小于連接延伸部162的面積。另外，可以將芯層123不形成為被開口124a和124b暴露。

可選擇地，與附圖不同，開口124a和124b的面積可以大于連接延伸部162的面積。在此情況下，由于暴露了連接延伸部162的側(cè)表面，因此可以改善導電柱163的連接可靠性。即，即使當導電柱163錯位時，也增加了導電柱163和連接延伸部162可電連接的可能性。

參照圖4，導電柱163可以是例如銅(Cu)柱。另外，導電柱163下部的截面面積可以小于形成在框架120的一個表面中的開口124a的截面面積。即，由于具有相對小的面積的導電柱163連接到具有被開口124a暴露的相對大的面積的連接延伸部162，可以有助于導電柱163的對準工藝，并且可以改善其連接可靠性。另外，如上所述，當暴露連接延伸部162的側(cè)表面時，因為開口124a的面積大于連接延伸部162的面積，所以可以在附著導電柱163的工藝中進一步改善連接可靠性。

參照附圖，形成在穿孔160的上部中的開口124a是導電柱163連接于此的區(qū)域，形成在穿孔160的下部中的開口124b是以下將描述的第一布線層132連接于此的區(qū)域。

圖5示出了在第一載體170上的附著工藝。

參照圖5，將框架120設(shè)置在第一載體170上，將第一半導體芯片110-1和第二半導體芯片110-2設(shè)置在形成在框架120的中心處的容納部121中?？梢酝ㄟ^結(jié)合層171將框架120和第一半導體芯片110-1與第二半導體芯片110-2固定到第一載體170。

在此情況下，將框架120設(shè)置在第一載體170上，使得導電柱163面向上，將第一半導體芯片110-1設(shè)置在第一載體170上，使得有源表面111面向下。

另外，可以將第一半導體芯片110-1和第二半導體芯片110-2設(shè)置為與框架120的容納部121的側(cè)表面分離，可以將兩個半導體芯片110-1和110-2設(shè)置為彼此分離。

同時，盡管第一半導體芯片110-1的有源表面111被示出為直接附著到圖5中的結(jié)合層171，但是電連接到信號焊盤113的信號傳輸部(未示出)可以結(jié)合到結(jié)合層171，因此，與附圖不同，可以將第一半導體芯片110-1設(shè)置為與結(jié)合層171分離。

同時，盡管在附圖中單個半導體封裝件100被示出為在第一載體170上制造，可以將多個框架120和半導體芯片110以預定的間隔附著到第一載體170，因此，與附圖不同，可以在一個工藝中同時地制造多個半導體封裝件100。

用于支撐框架120和半導體芯片110的第一載體170可以由具有高剛性和低熱應(yīng)變的材料制成。第一載體170可以由剛性材料制成，可以將諸如成型制品或聚酰亞胺帶等的材料用作第一載體170。

可以將雙側(cè)粘合膜用作結(jié)合層171，可以將結(jié)合層171的一個表面固定地附著到第一載體170，可以將結(jié)合層171的其它表面附著到框架120等。

圖6示出了使包封件140成型的工藝。

參照圖6，可以通過在第一載體170與上模具(未示出)之間注入包封件來將處于流體態(tài)的包封件140設(shè)置在第一載體170上，并且可以在高溫下通過上模具來壓縮并固化包封件140。

通過將包封件140注入到模具中來使包封件140填充框架120與第一半導體芯片110-1和第二半導體芯片110-2之間的間隙，并將包封件設(shè)置為覆蓋框架120以及第一半導體芯片110-1和第二半導體芯片110-2的上部，并設(shè)置為圍繞框架120的兩側(cè)。

隨著時間的推移，固化包封件140，在該工藝中，將框架120、第一半導體芯片110-1和第二半導體芯片110-2一體化。

盡管處于流體態(tài)的包封件140被描述為作為成型包封件140的方法注入，但是可以使用涂覆、印刷等不同的方法。另外，在相關(guān)領(lǐng)域中通用的各種技術(shù)可以被用作成型包封件140的方法。

同時，在附圖中，包封件140被示出為被設(shè)置成具有覆蓋導電柱163的合適的高度。然而，與附圖不同，可以將包封件140形成為暴露導電柱163的端部。即，為了在成型包封件140的工藝中暴露導電柱163的端部，可以調(diào)節(jié)包封件140的厚度。這在后續(xù)工藝中可以省略蝕刻包封件140以暴露導電柱163的端部的工藝方面是有意義的。

為了調(diào)節(jié)包封件140的厚度，掩模構(gòu)件(未示出)可以與導電柱163的暴露部分接觸。掩模構(gòu)件可以是用于防止上模具(未示出)和包封件140粘合的膜，并可以是例如釋放膜。另外，掩模構(gòu)件包括單獨地插入到上模具的下部的構(gòu)件。

掩模構(gòu)件可以具有彈性，從而容納導電柱163的暴露部分。因此，當包封件140填充第一載體170與掩模構(gòu)件之間的間隙時，導電柱163的暴露部分可以不被包封件140密封。

圖7示出了在第二載體180上的附著工藝，圖8示出了形成布線部130和外部連接端子150的工藝。

參照圖7，將固化的包封件140的一個表面設(shè)置在第二載體180上。在此情況下，將包封件140設(shè)置為向上暴露第一半導體芯片110-1和第二半導體芯片110-2的有源表面111及框架120的一個表面。另外，暴露布置在框架120的上表面上的穿孔160的一端。

用于支撐框架120、半導體芯片110和包封件140的第二載體180可以由具有高剛性和低熱應(yīng)變的材料制成。第二載體180可以由剛性材料制成，可以將諸如成型制品、聚酰亞胺帶等的材料用作第二載體180.

可以將雙側(cè)粘合膜用作結(jié)合層181，可以將結(jié)合層181的一個表面固定地附著到第二載體180，可以將結(jié)合層181的另一表面附著到包封件140。

參照圖8，可以在框架120、第一半導體芯片110-1和第二半導體芯片110-2中的每個的一個表面上形成布線部130。另外，可以將外部連接端子150附著到布線部130的上部。

具體地，可以將第一絕緣層131堆疊在框架120、第一半導體芯片110-1和第二半導體芯片110-2中的每個的一個表面上，以暴露穿孔160和第一半導體芯片110-1的信號焊盤113的部分。通過激光工藝、化學工藝等蝕刻第一絕緣層131的方法可以用作暴露第一絕緣層131的一部分的方法。

另外，在第一絕緣層131上形成第一布線層132。第一布線層132可以通過第一絕緣層131的暴露部分來電連接到信號焊盤113和穿孔160，并且可以形成再布線層。另外，可以使用諸如沉積、電鍍等的各種方法來形成第一布線層132。另外，可以以圖案預先形成在其中的狀態(tài)在第一絕緣層131上堆疊第一布線層132，或者可以在將第一布線層132堆疊在第一絕緣層131上之后通過掩模來形成圖案。

另外，可以在第一絕緣層131的一個表面上堆疊第二絕緣層133，以暴露第一布線層132的一部分。另外，可以在第二絕緣層133上形成第二布線層134?？梢詫⒌诙季€層134為連接到第一布線層132，并且可以形成再布線層。另外，可以在第二絕緣層133的一個表面上堆疊第三絕緣層135，以暴露第二布線層134的一部分。另外，可以將外部連接端子150附著到第三絕緣層135的暴露區(qū)域，并電連接到第二布線層134。

第一絕緣層131的描述可以應(yīng)用到第二絕緣層133和第三絕緣層135的描述，第一布線層132的描述可以應(yīng)用到第二布線層134的描述。

另外，盡管附圖中示出了包括具有兩層結(jié)構(gòu)的布線層132和134的布線部130，但是布線部130可以包括具有與附圖不同的一層結(jié)構(gòu)的布線層。在此情況下，可以設(shè)置具有兩層結(jié)構(gòu)的絕緣層。

外部連接端子150附著到布線部130的一個表面，并將半導體封裝件100電連接到外部部件。外部部件可以是外部電路或另一個半導體封裝件(未示出)。雖然焊球在附圖中被示出為外部連接端子150的示例，但是外部連接端子150可以包括焊料凸塊等。

圖9示出了去除第二載體180的工藝，圖10示出了通過研磨包封件140來暴露導電柱163的工藝，圖11了示出在導電柱163附近形成凹區(qū)域141的工藝。

參照圖9，可以去除支撐包封件140的一個表面的第二載體180。另外，可以設(shè)置中間產(chǎn)品，使得外部連接端子150面向下。

同時，盡管未在附圖中示出，但是可以通過結(jié)合層將中間產(chǎn)品固定到另一個載體(未示出)。另外，結(jié)合層或載體可以容納外部連接端子150以防止外部連接端子150損壞。

參照圖10，可以通過研磨包封件140的一個表面來暴露導電柱163的端部。在此情況下，也可以研磨導電柱163的端部的部分。

參照圖11，可以通過蝕刻導電柱163的周圍來形成凹區(qū)域141。凹區(qū)域141可以引導連接到的導電柱163的外部端子(未示出)以電連接到導電柱163。另外，由于增大了導電柱163和外部端子(未示出)的連接區(qū)域，因此可允許對準誤差。即，可以降低對準工藝的困難程度。

同時，盡管凹區(qū)域141在附圖中被示出為被蝕刻以暴露框架120的部分，但是可以蝕刻凹區(qū)域141，使得框架120與附圖不同地不被暴露。

圖12是示出根據(jù)本發(fā)明的第一實施例的層疊封裝(PoP)的剖視圖。

在根據(jù)本發(fā)明的第一實施例的PoP中，另一封裝件190被堆疊在圖11中示出的半導體封裝件100上并連接到圖11中示出的半導體封裝件100。堆疊的封裝件190可以是半導體芯片、半導體封裝件、電路板等。

堆疊的封裝件190可以包括電路部191和連接端子192。連接端子192電連接到電路部191。

連接端子192可以連接到半導體封裝件100的導電柱163。例如，連接端子192可以被設(shè)置為焊球。另外，連接端子192和導電柱163可以彼此連接，使得穿孔160的一端不被暴露到外部。

圖13是示出根據(jù)本發(fā)明的第一實施例的第一修改實施例的半導體封裝件101的剖視圖。

在根據(jù)第一修改實施例的半導體封裝件101中，可以設(shè)置不同類型的導電柱163-1。具體地，導電柱163-1可以被設(shè)置為具有比穿孔160的連接延伸部162的截面面積大的截面面積。即，在根據(jù)第一修改實施例的半導體封裝件101中，由于導電柱163-1被設(shè)置為具有比穿孔160的截面面積大的截面面積，因此可以改善其連接可靠性。

例如，連接延伸部162可以被設(shè)置，使得其整個區(qū)域被暴露。具體地，形成在框架120的保護層124中的開口124c可以形成為具有適合于將連接延伸部162容納在其中的尺寸。因此，連接延伸部162的側(cè)表面可以被開口124c暴露。

另外，導電柱163-1可以連接到被開口124c暴露的連接延伸部162的整個區(qū)域。即，導電柱163-1可以連接到連接延伸部162的側(cè)表面和連接延伸部162的上表面。

同時，當導電柱163-1錯位時，導電柱163-1可以僅連接到連接延伸部162的一個表面。然而，在此情況下，可以保持導電柱163-1的連接可靠性。

圖14是示出根據(jù)本發(fā)明的第一實施例的第二修改實施例的半導體封裝件102的剖視圖。

在根據(jù)第二修改實施例的半導體封裝件102中，上布線部200可以堆疊在包封件140上。上布線部200可以包括：第一上絕緣層201堆疊在包封件140上，并被設(shè)置為暴露導電柱163的一端；上布線層202，電連接到導電柱163，并在第一上絕緣層201上形成圖案；第二上絕緣層203，堆疊在第一上絕緣層201上，并被設(shè)置為暴露上布線層202的部分。

另外，在根據(jù)第二修改實施例的半導體封裝件102中，凹區(qū)域141(見圖11)可以不形成在導電柱163附近。即，如圖10中所示，可以在通過研磨包封件140的一個表面暴露導電柱163的端部之后形成上布線部200。

圖15是示出根據(jù)本發(fā)明的第二實施例的半導體封裝件103的剖視圖。

在根據(jù)本發(fā)明的第二實施例的半導體封裝件103中，導電柱163-2可以被設(shè)置為具有球形形狀。例如，導電柱163-2可以是焊球。

由于導電柱163-2被設(shè)置為具有可變形的球形形狀，因此導電柱163-2可以容易地連接到穿孔160。當導電柱163-2被設(shè)置為焊球時，其形狀可以在連接工藝中進行修改，可以在修改形狀的工藝中擴大與穿孔160的接觸面積。

另外，當導電柱163-2被設(shè)置為焊球時，導電柱163-2可以容易地連接到外部端子(未示出)。例如，當外部端子(未示出)也被設(shè)置為焊球時，能夠在將外部端子(未示出)連接到導電柱163-2的工藝中執(zhí)行自對準。另外，由于焊球的柔性(焊球的形狀可變形性)，可以克服因半導體封裝件的翹曲而產(chǎn)生的臺階。

另外，可以設(shè)置穿孔160的連接延伸部162，使得其整個區(qū)域被暴露。具體地，形成在框架120的保護層124中的開口124c可以被形成為具有適合于將連接延伸部162容納在其中的尺寸。因此，連接延伸部162的側(cè)表面可以被開口124c暴露。

在附圖中，導電柱163-2被示出為僅連接到連接延伸部162的上表面。然而，與附圖不同，導電柱163-2可以連接到連接延伸部162，以將連接延伸部162容納在其中。即，導電柱163-2可以連接到連接延伸部162的側(cè)表面和連接延伸部162的上表面。即，盡管導電柱163-2的對準誤差，也可以改善其連接可靠性。

另外，可以在研磨包封件140的工藝中將導電柱163-2的上部平坦化。隨著導電柱163-2的上部被平坦化，可以擴大與外部端子(未示出)的接觸面積。在此情況下，導電柱163-2的上表面和包封件140的上表面可以共面。

接著，將參照附圖描述根據(jù)第二實施例的制造半導體封裝件103的工藝。圖16至圖25是示出根據(jù)本發(fā)明的第二實施例的制造半導體封裝件103的工藝的剖視圖。

圖16示出了設(shè)置其中形成有穿孔160的框架120的工藝。

參照圖16，框架120可以被提供為PCB。即，框架120可以包括布置在其中心處的芯層123以及堆疊在芯層123上方和下方的保護層124。

另外，框架120可以處于其中設(shè)置有穿孔160的狀態(tài)。即，形成在框架120中的過孔122可以填充有穿孔160。

另外，穿孔160可以包括在豎直方向上穿過芯層123的穿透部161以及沿芯層123的上表面和下表面擴大穿透部161的連接區(qū)域的連接延伸部162。盡管連接延伸部162在附圖中被示出為形成在芯層123的上表面和下表面兩者上，但是連接延伸部162可以僅形成在其一個表面上，或者可以不形成其兩個表面上。

另外，可以在單個工藝中形成穿孔160和連接延伸部162。例如，連接延伸部162可以是信號引線。可選擇地，在形成穿孔160之后，可以將連接延伸部162形成為附著到穿孔160。例如，連接延伸部162可以是信號焊盤。

另外，可以將保護層124設(shè)置為覆蓋連接延伸部162。在此情況下，保護層124可以包括絕緣體。

圖17示出了通過在保護層124中形成開口124b和124c而暴露穿孔160的工藝，圖18示出了附著導電柱163-2的工藝。

參照圖17，通過形成在框架120的兩個表面中的開口124b和124c來暴露穿孔160。例如，可以通過形成在框架120的兩個表面中的開口124b或124c來暴露穿孔160的連接延伸部162。

在此情況下，形成在框架120的上表面中的開口124c的面積可以大于連接延伸部162的面積，形成在框架120的下表面中的開口124b的面積可以小于連接延伸部162的面積。即，可以通過形成在框架120的上表面中的開口124c來暴露連接延伸部162的側(cè)表面，可以不通過形成在框架120的下表面中的開口124b來暴露連接延伸部162的側(cè)表面。

參照圖18，導電柱163-2可以是例如焊球。在附著到穿孔160之前，導電柱163-2可以具有球形形狀。然而，在附著工藝期間，可以通過施加的壓力來修改導電柱163-2的下部的形狀，可以在導電柱163-2與穿孔160之間應(yīng)用表面接觸而不是點接觸。

另外，導電柱163-2的下部的截面面積可以小于形成在框架120的一個表面中的開口124c的截面面積。即，由于具有相對小的面積的導電柱163-2連接到具有被開口124c暴露的相對大的面積的連接延伸部162，因此可以有助于導電柱163的對準工藝，并且可以改善其連接可靠性。

參照附圖，形成在穿孔160的上部中的開口124c是導電柱163-2所連接到的區(qū)域，形成在穿孔160的下部中的開口124b是以下將描述的第一布線層132所連接到的區(qū)域。

圖19示出了在第一載體170上的附著工藝，圖20示出了成型包封件140的工藝，圖21示出了在第二載體180上的附著工藝，圖22示出了形成布線部130和外部連接端子150的工藝，圖23示出了去除第二載體180的工藝。

將用圖5至圖9的描述來替換圖19至23的描述。

圖24示出了通過研磨包封件140來暴露導電柱163-2的工藝，圖25示出了在導電柱163-2附近形成凹區(qū)域141-1的工藝。

參照圖24，可以通過研磨包封件140的一個表面來暴露導電柱163-2的端部。在此情況下，也可以研磨導電柱163-2的端部的一部分。當將導電柱163-2設(shè)置為具有球形形狀時，可以將其上部研磨以形成平坦的剖面。

參照圖25，可以通過蝕刻導電柱163-2的周圍來形成凹區(qū)域141-1。凹區(qū)域141-1可以引導連接到導電柱163-2的外部端子(未示出)電連接到導電柱163-2。另外，擴大了導電柱163-2與外部端子(未示出)之間的連接區(qū)域，因此可以允許對準誤差。即，可以降低對準工藝中的困難程度。

同時，盡管凹區(qū)域141-1在附圖中被示出為被蝕刻以暴露框架120的部分，但是與附圖不同，可以蝕刻凹區(qū)域141-1，使得框架120不被暴露。

圖26是示出根據(jù)本發(fā)明的第二實施例的PoP的剖視圖。

在根據(jù)本發(fā)明的第二實施例的PoP中，另一個封裝件190堆疊在圖25中示出的半導體封裝件103上并連接到圖25中示出的半導體封裝件103。堆疊的封裝件190可以是半導體芯片、半導體封裝件、電路板等。

堆疊的封裝件190可以包括電路部191和連接端子192。連接端子192電連接到電路部191。

連接端子192可以連接到半導體封裝件103的導電柱163-2。例如，連接端子192可以被設(shè)置為焊球。另外，連接連接端子192和導電柱163-2可以被連接，使得穿孔160的一端不被暴露到外側(cè)。

圖27是示出根據(jù)本發(fā)明的第二實施例的修改實施例的PoP的剖視圖。

參照圖27，在PoP中，另一封裝件190堆疊在根據(jù)本發(fā)明的第二實施例的修改實施例的半導體封裝件104上并連接到半導體封裝件104。

在半導體封裝件104中，凹區(qū)域141-1(見圖26)可以不形成在導電柱163-2附近。即，如圖24中所示，在通過研磨包封件140-1的一個表面暴露導電柱163-2的端部之后，另一封裝件190可以堆疊在半導體封裝件104上并連接到半導體封裝件104。

參照圖12和圖27，與導電柱163如圖12中所示被設(shè)置為銅柱的情況相比，當導電柱163-2被設(shè)置為焊球時，可以增加與外部連接端子192的對準范圍。因此，即使當不形成用于引導外部端子的對準的凹區(qū)域141-1(見圖26)時，也不增大堆疊另一封裝件190的工藝的困難程度。

在根據(jù)本發(fā)明的實施例的半導體封裝件及其制造方法中，使用穿過框架的通孔和設(shè)置在通孔上的導電柱，因此可以克服對精細節(jié)距的限制，同時能使封裝件纖薄化。

另外，形成凹區(qū)域，因此可以減少精細節(jié)距誤差的數(shù)量。

另外，當將導電柱設(shè)置為焊球時，能夠執(zhí)行自對準并且能夠克服翹曲。

另外，當使用金屬設(shè)置框架時，可以減少封裝件的翹曲，并且有利于散熱和噪音屏蔽。

另外，使用在研磨包封件的同時暴露導電柱的工藝，因此可以降低暴露導電柱的工藝的困難程度。

盡管已經(jīng)參照附圖中示出的示例實施例描述了本發(fā)明，但是這些應(yīng)被解釋為僅是描述性的含義，并且本領(lǐng)域技術(shù)人員將理解的是，可以做出各種替換物和等同的其它的實施例。因此，本發(fā)明的范圍由權(quán)利要求書所限定。