本發(fā)明實(shí)施例涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板、顯示面板及制作方法。

背景技術(shù)：

金屬氧化物薄膜晶體管以金屬氧化物半導(dǎo)體層作為薄膜晶體管的有源層材料，由于其具有載流子遷移率高、沉積溫度低以及透明度高等光學(xué)特性，成為主流的顯示面板驅(qū)動(dòng)技術(shù)。

顯示面板對(duì)位于顯示區(qū)中的金屬氧化物薄膜晶體管的正偏壓穩(wěn)定性有比較高的要求，當(dāng)顯示區(qū)中的金屬氧化物薄膜晶體管穩(wěn)定性差時(shí)，顯示畫(huà)面容易出現(xiàn)殘像或者顯示器亮度不均勻等問(wèn)題，因此，需要提高顯示區(qū)中的金屬氧化物薄膜晶體管的正偏壓穩(wěn)定性以提高顯示面板的顯示品質(zhì)。此外，對(duì)于位于顯示面板非顯示區(qū)的金屬氧化物薄膜晶體管，一般需要其閾值電壓達(dá)到一定閾值電壓值以上才能保證金屬氧化物薄膜晶體管柵源極間的電壓為零時(shí)晶體管處于關(guān)斷狀態(tài)。

但通過(guò)測(cè)試發(fā)現(xiàn)金屬氧化物薄膜晶體管的閾值電壓越大，其正偏壓穩(wěn)定性越差。因此，金屬氧化物薄膜晶體管無(wú)法同時(shí)滿(mǎn)足顯示面板對(duì)正偏壓穩(wěn)定性以及閾值電壓的要求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種陣列基板、顯示面板及制作方法，以解決金屬氧化物薄膜晶體管無(wú)法同時(shí)滿(mǎn)足顯示面板對(duì)正偏壓穩(wěn)定性和閾值電壓要求的問(wèn)題，實(shí)現(xiàn)在改善畫(huà)面顯示效果的同時(shí)，提高周邊電路區(qū)穩(wěn)定性和良率的目的。

第一方面，本發(fā)明實(shí)施例提供了一種陣列基板，包括：

第一薄膜晶體管和第二薄膜晶體管；所述第一薄膜晶體管和所述第二薄膜晶體管形成于襯底基板的上方，所述第一薄膜晶體管包含金屬氧化物薄膜晶體管，所述第二薄膜晶體管包含非晶硅薄膜晶體管，所述第一薄膜晶體管位于所述陣列基板的顯示區(qū)，所述第二薄膜晶體管位于所述陣列基板的周邊電路區(qū)。

第二方面，本發(fā)明實(shí)施例還提供了一種顯示面板，包括第一方面所述的陣列基板。

第三方面，本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，包括：

在襯底基板的上方形成第一薄膜晶體管和第二薄膜晶體管；所述第一薄膜晶體管為金屬氧化物薄膜晶體管，所述第二薄膜晶體管為非晶硅薄膜晶體管，所述第一薄膜晶體管位于所述陣列基板的顯示區(qū)，所述第二薄膜晶體管位于所述陣列基板的周邊電路區(qū)。

本發(fā)明實(shí)施例通過(guò)提供一種陣列基板、顯示面板及制作方法，通過(guò)在陣列基板的顯示區(qū)使用金屬氧化物薄膜晶體管，在陣列基板的周邊電路區(qū)使用非晶硅薄膜晶體管，解決了金屬氧化物薄膜晶體管無(wú)法同時(shí)滿(mǎn)足顯示面板對(duì)正偏壓穩(wěn)定性和閾值電壓要求的問(wèn)題，實(shí)現(xiàn)了在改善畫(huà)面顯示效果的同時(shí)，提高周邊電路區(qū)穩(wěn)定性和良率。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例提供的一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的又一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的又一種陣列基板的剖面結(jié)構(gòu)示意圖；

圖4為本發(fā)明實(shí)施例提供的一種像素驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的一種陣列基板的制作方法的流程示意圖；

圖7a-圖7j為圖6中各步驟對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的又一種陣列基板的制作方法中步驟205-步驟211的流程示意圖；

圖9a-圖9g分別為圖8中各步驟對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部結(jié)構(gòu)。

本發(fā)明實(shí)施例提供了一種陣列基板，包括第一薄膜晶體管和第二薄膜晶體管；第一薄膜晶體管和第二薄膜晶體管形成于襯底基板的上方，第一薄膜晶體管包含金屬氧化物薄膜晶體管，第二薄膜晶體管包含非晶硅薄膜晶體管，第一薄膜晶體管位于陣列基板的顯示區(qū)，第二薄膜晶體管位于陣列基板的周邊電路區(qū)。

金屬氧化物薄膜晶體管具有載流子遷移率較高、電學(xué)性能均一性好，對(duì)可見(jiàn)光透明、工藝溫度低及可大面積制作等優(yōu)點(diǎn)，將金屬氧化物薄膜晶體管應(yīng)用于陣列基板的顯示區(qū)，能夠有效提高顯示區(qū)的像素密度、開(kāi)口率以及亮度，同時(shí)還能夠通過(guò)提高金屬氧化物薄膜晶體管的穩(wěn)定性提高顯示面板的顯示品質(zhì)，避免出現(xiàn)畫(huà)面殘像或亮度不均勻等問(wèn)題。

非晶硅薄膜晶體管具有關(guān)斷電流較低的特性，即只需較低的閾值電壓即能夠保證非晶硅薄膜晶體管的柵源極間的電壓為零，使得陣列基板周邊電路的非晶硅薄膜晶體管處于關(guān)斷狀態(tài)，保證陣列基板的周邊電路區(qū)正常工作。

本發(fā)明實(shí)施例通過(guò)將金屬氧化物薄膜晶體管應(yīng)用于陣列基板的顯示區(qū)，將非晶硅薄膜晶體管應(yīng)用于陣列基板的周邊電路區(qū)，解決了金屬氧化物薄膜晶體管無(wú)法同時(shí)滿(mǎn)足顯示面板對(duì)正偏壓穩(wěn)定性和閾值電壓要求的問(wèn)題，實(shí)現(xiàn)了在改善畫(huà)面顯示效果的同時(shí)，提高周邊電路區(qū)穩(wěn)定性和良率。

可選的，陣列基板的周邊電路區(qū)包括垂直移位寄存器VSR，通過(guò)VSR為顯示區(qū)的各行像素提供掃描信號(hào)。通過(guò)在陣列基板的周邊電路區(qū)設(shè)置VSR能夠減少外圍驅(qū)動(dòng)芯片的數(shù)量及相應(yīng)的連接線(xiàn)數(shù)量，節(jié)省布局布線(xiàn)的設(shè)計(jì)空間，降低顯示面板的制作成本。其中，VSR包括多個(gè)第二薄膜晶體管。VSR中的多個(gè)第二薄膜晶體管構(gòu)成多個(gè)級(jí)聯(lián)的移位寄存器，各移位寄存器與對(duì)應(yīng)的掃描線(xiàn)連接，控制與該行掃描線(xiàn)連接的第一薄膜晶體管的導(dǎo)通與關(guān)斷，從而實(shí)現(xiàn)對(duì)顯示面板中各像素的逐行掃描。

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下，所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖1為本發(fā)明實(shí)施例提供的一種陣列基板的剖面結(jié)構(gòu)示意圖，如圖1所示，陣列基板包括：襯底基板1、金屬氧化物半導(dǎo)體層2、第一絕緣層3、第一柵極4、第二柵極5、第二絕緣層6、非晶硅半導(dǎo)體層7、第一源極8、第一漏極9、第二源極10、第二漏極11、第三絕緣層12和像素電極13。

其中，金屬氧化物半導(dǎo)體層2形成于襯底基板1上方，且位于陣列基板的顯示區(qū)A；第一絕緣層3形成于金屬氧化物半導(dǎo)體層2上方；第一柵極4形成于第一絕緣層3上方，且位于陣列基板的顯示區(qū)A。第二柵極5形成于襯底基板1上，且位于陣列基板的周邊電路區(qū)B；第二絕緣層6形成于第一柵極4、第二柵極5、金屬氧化物半導(dǎo)體層2以及襯底基板1上；非晶硅半導(dǎo)體層7形成于第二絕緣層6上方，且位于陣列基板的周邊電路區(qū)B。第一源極8、第一漏極9、第二源極10和第二漏極11形成于第二絕緣層6上方；第二絕緣層6對(duì)應(yīng)金屬氧化物半導(dǎo)體層2的區(qū)域設(shè)置有第一過(guò)孔；第一源極8和第一漏極9通過(guò)第一過(guò)孔與金屬氧化物半導(dǎo)體層2連接，第二源極10和第二漏極11與非晶硅半導(dǎo)體層7連接；第三絕緣層12形成于第一源極8、第一漏極9、第二源極10、第二漏極11以及第二絕緣層6的上方，第三絕緣層12上對(duì)應(yīng)第一漏極9的區(qū)域形成有第二過(guò)孔；像素電極13形成于第三絕緣層12上方，像素電極13通過(guò)第二過(guò)孔與第一漏極9連接。因此位于陣列基板的顯示區(qū)A的金屬氧化物薄膜晶體管100為頂柵結(jié)構(gòu)，即第一柵極4位于金屬氧化物半導(dǎo)體層2的上方。位于陣列基板的周邊電路區(qū)B的非晶硅薄膜晶體管200為底柵結(jié)構(gòu)，即第二柵極5位于非晶硅半導(dǎo)體層7的下方。金屬氧化物薄膜晶體管100的第一柵極4接收掃描線(xiàn)傳輸?shù)膾呙栊盘?hào)，第一源極8接收數(shù)據(jù)線(xiàn)傳輸?shù)臄?shù)據(jù)信號(hào)，進(jìn)而實(shí)現(xiàn)為像素電極13提供工作電壓。

圖2為本發(fā)明實(shí)施例提供的又一種陣列基板的剖面結(jié)構(gòu)示意圖，如圖2所示，與上述實(shí)施例不同的是，本發(fā)明實(shí)施例中的陣列基板還包括第四絕緣層14，其中，第四絕緣層14形成于第二絕緣層6上，且第四絕緣層14和非晶硅半導(dǎo)體層在同一腔室連續(xù)形成，這樣避免了制作腔室的更換以及樣品的傳遞，有效地減少了陣列基板的制作流程，縮短了制作周期，進(jìn)而提升了陣列基板的制作效率。

可選的，第二絕緣層6的材料為SiO₂或SiN_x。

可選的，第二絕緣層6的材料為SiO₂；第四絕緣層14的材料為SiN_x。第二絕緣層6采用SiO₂，與金屬氧化物半導(dǎo)體層2接觸，可以避免制作過(guò)程中氫含量較高的絕緣層(如SiN_x)對(duì)金屬氧化物半導(dǎo)體層2電學(xué)性能的影響。第四絕緣層14采用SiN_x，與非晶硅半導(dǎo)體層7接觸，可以作為非晶硅半導(dǎo)體層7的緩沖鈍化層，提高非晶硅半導(dǎo)體層7的成膜質(zhì)量。

可選的，第一絕緣層3的材料為SiO₂，所述第三絕緣層12的材料為SiO₂和SiN_x的至少一種。第一絕緣層3采用SiO₂，與金屬氧化物半導(dǎo)體層2接觸，可以避免制作過(guò)程中氫含量較高的絕緣層(如SiN_x)對(duì)金屬氧化物半導(dǎo)體層2電學(xué)性能的影響。第三絕緣層12采用SiO₂或SiN_x或二者形成的疊層結(jié)構(gòu)，與非晶硅半導(dǎo)體層7接觸，可以作為非晶硅半導(dǎo)體層7的緩沖鈍化層，提高非晶硅半導(dǎo)體層7的成膜質(zhì)量。

可選的，金屬氧化物薄膜晶體管的有源層，即圖1和圖2中的金屬氧化物半導(dǎo)體層2，包括Zn、Ga、In、Sn、Al、Hf、C、B、N和S中的一種或幾種組合而成的金屬氧化物。示例性的，金屬氧化物薄膜晶體管的有源層可以是銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)。具體的，IGZO是一種含有銦、鎵和鋅的非晶氧化物，載流子遷移率較高，能夠提高金屬氧化物薄膜晶體管對(duì)像素電極的充放電速率，提高像素的響應(yīng)速度，進(jìn)而提高像素的掃描速率，使得超高分辨率的實(shí)現(xiàn)成為可能。金屬氧化物薄膜晶體管的有源層例如可以通過(guò)磁控濺射等方法形成，本發(fā)明實(shí)施例對(duì)金屬氧化物薄膜晶體管的有源層的制備工藝不做限定。

圖3為本發(fā)明實(shí)施例提供的又一種陣列基板的剖面結(jié)構(gòu)示意圖，如圖3所示，與上述實(shí)施例不同的是，本發(fā)明實(shí)施例中的陣列基板還包括緩沖層15，其中，緩沖層15位于金屬氧化物半導(dǎo)體層2與襯底基板1之間，以及位于第二柵極5與襯底基板1之間。緩沖層15可以提高金屬氧化物半導(dǎo)體層2以及第二柵極5的成膜質(zhì)量。示例性的，所述緩沖層15由SiO₂薄膜和SiN_x薄膜疊層構(gòu)成，其中SiN_x薄膜與金屬氧化物半導(dǎo)體層2接觸設(shè)置。

可選的，若該陣列基板應(yīng)用在有機(jī)發(fā)光顯示面板中，則本發(fā)明實(shí)施例提供的陣列基板的顯示區(qū)可以包括多個(gè)像素驅(qū)動(dòng)電路，像素驅(qū)動(dòng)電路包括至少兩個(gè)第一薄膜晶體管以及至少一個(gè)電容。示例性的，圖4為本發(fā)明實(shí)施例提供的一種像素驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，如圖4所示，像素驅(qū)動(dòng)電路包括兩個(gè)第一薄膜晶體管和一個(gè)電容，其中，第一薄膜晶體管T1的第一柵極連接掃描線(xiàn)V_scan，第一源極與另一第一薄膜晶體管T2的第一柵極相連，第一漏極與數(shù)據(jù)線(xiàn)V_data連接。電容C1的第一電極與第一薄膜晶體管T2的第一柵極以及第一薄膜晶體管T1的第一源極連接，電容C1的第二電極與第一薄膜晶體管T2的第一漏極以及工作電源端V_dd連接。第一薄膜晶體管T2的第一源極連接有機(jī)發(fā)光顯示面板OLED的陽(yáng)極。具體的，當(dāng)掃描線(xiàn)被選中時(shí)，第一薄膜晶體管T1開(kāi)啟，數(shù)據(jù)電壓通過(guò)第一薄膜晶體管T1對(duì)電容C1進(jìn)行充電，電容C1上的電壓控制第一薄膜晶體管T2的漏極電流；當(dāng)掃面線(xiàn)未被選中時(shí)，第一薄膜晶體T1管截止，儲(chǔ)存在電容C1上的電荷繼續(xù)維持第一薄膜晶體管T2的柵極電壓，第一薄膜晶體管T1保持導(dǎo)通狀態(tài)，使OLED處于恒流控制狀態(tài)。

需要說(shuō)明的是，圖4只是示例性的給出兩個(gè)第一薄膜晶體管和一個(gè)電容組成的像素驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，本發(fā)明實(shí)施例對(duì)組成像素驅(qū)動(dòng)電路的第一薄膜晶體管以及電容的個(gè)數(shù)不作限定，例如，陣列基板的像素驅(qū)動(dòng)電路也可以由三個(gè)第一薄膜晶體管與一個(gè)電容組成。

本發(fā)明實(shí)施例還提供了一種顯示面板。圖5為本發(fā)明實(shí)施例提供的一種顯示面板的結(jié)構(gòu)示意圖。如圖5所示，所述顯示面板包括上述實(shí)施例中所述的陣列基板300。本發(fā)明實(shí)施例提供的顯示面板包括上述實(shí)施例中的陣列基板，因此本發(fā)明實(shí)施例提供的顯示面板也具備上述實(shí)施例中所描述的有益效果，此處不再贅述。需要說(shuō)明的是，本發(fā)明實(shí)施例提供的顯示面板可以是液晶顯示面板，還可以是有機(jī)發(fā)光顯示面板OLED。示例性的，有機(jī)發(fā)光顯示面板可以是筆記本電腦、平板電腦或顯示器等任何具有顯示功能的產(chǎn)品或部件。

基于同一構(gòu)思，本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，所述方法包括：

在襯底基板的上方形成第一薄膜晶體管和第二薄膜晶體管；第一薄膜晶體管為金屬氧化物薄膜晶體管，第二薄膜晶體管為非晶硅薄膜晶體管，第一薄膜晶體管位于陣列基板的顯示區(qū)，第二薄膜晶體管位于陣列基板的周邊電路區(qū)。

本發(fā)明實(shí)施例通過(guò)將金屬氧化物薄膜晶體管應(yīng)用于陣列基板的顯示區(qū)，將非晶硅薄膜晶體管應(yīng)用于陣列基板的周邊電路區(qū)，解決了金屬氧化物薄膜晶體管無(wú)法同時(shí)滿(mǎn)足顯示面板對(duì)正偏壓穩(wěn)定性和閾值電壓要求的問(wèn)題，實(shí)現(xiàn)了在改善畫(huà)面顯示效果的同時(shí)，提高周邊電路區(qū)穩(wěn)定性和良率。

圖6為本發(fā)明實(shí)施例提供的一種陣列基板的制作方法的流程示意圖。圖7a-圖7j為圖6中各步驟對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。如圖6所示，所述方法包括：

步驟S101、在襯底基板上方形成金屬氧化物半導(dǎo)體薄膜，并通過(guò)構(gòu)圖工藝在陣列基板的顯示區(qū)形成第一薄膜晶體管的金屬氧化物半導(dǎo)體層。

例如，可通過(guò)物理或化學(xué)氣相沉積等方法在襯底基板上方形成金屬氧化物半導(dǎo)體薄膜，對(duì)金屬氧化物半導(dǎo)體進(jìn)行構(gòu)圖工藝，如依次進(jìn)行旋涂光刻膠、曝光、顯影和刻蝕工藝，參見(jiàn)圖7a，在陣列基板的顯示區(qū)A形成金屬氧化物半導(dǎo)體層2。金屬氧化物半導(dǎo)體層2的材料例如可以是IGZO。

步驟S102、在金屬氧化物半導(dǎo)體層上方形成第一絕緣層。

參見(jiàn)圖7b，在金屬氧化物半導(dǎo)體層2上方形成第一絕緣層3。第一絕緣層3的材料例如可以是SiO₂。本發(fā)明實(shí)施例中，可選的采用等離子增強(qiáng)化學(xué)氣相沉積方法制作形成第一絕緣層3，設(shè)置制作溫度小于220℃。等離子增強(qiáng)化學(xué)氣相沉積需要的沉積溫度較低，對(duì)膜層的結(jié)構(gòu)和物理性質(zhì)影響較小，形成的膜層厚度以及成分均勻性較好，且膜層較致密，附著力強(qiáng)。

步驟S103、在陣列基板的顯示區(qū)的第一絕緣層上方形成第一柵極，在陣列基板的周邊電路區(qū)的襯底基板上方形成第二柵極。

參見(jiàn)圖7c，例如可以通過(guò)濺射或蒸鍍的方法在陣列基板顯示區(qū)A的第一絕緣層3的上方以及陣列基板的周邊電路區(qū)B的襯底基板1上沉積一層?xùn)艠O金屬材料，對(duì)柵極金屬材料進(jìn)行構(gòu)圖工藝以形成第一柵極4和第二柵極5。

步驟S104、在第一柵極、第二柵極、金屬氧化物半導(dǎo)體層以及襯底基板上方形成第二絕緣層。

參見(jiàn)圖7d，在第一柵極4、第二柵極5、金屬氧化物半導(dǎo)體層2以及襯底1基板上方形成第二絕緣層6。第二絕緣層6的材料例如可以是SiO₂或SiN_x。本發(fā)明實(shí)施例中，可選的采用等離子增強(qiáng)化學(xué)氣相沉積方法制作形成第二絕緣層6，設(shè)置制作溫度小于或等于220℃。

步驟S105、在第二絕緣層上方形成非晶硅半導(dǎo)體薄膜，并通過(guò)構(gòu)圖工藝在陣列基板的周邊電路區(qū)形成第二薄膜晶體管的非晶硅半導(dǎo)體層。

參見(jiàn)圖7e，在第二絕緣層6上方形成非晶硅半導(dǎo)體薄膜7，對(duì)非晶硅半導(dǎo)體薄膜進(jìn)行構(gòu)圖工藝，以在陣列基板周邊電路區(qū)的第二絕緣層6上形成非晶硅半導(dǎo)體薄膜圖形即非晶硅半導(dǎo)體層7?？蛇x的，本實(shí)施例通過(guò)等離子增強(qiáng)化學(xué)氣相沉積的方法形成非晶硅半導(dǎo)體薄膜，設(shè)置制作溫度小于或等于300℃。由于非晶硅半導(dǎo)體薄膜為無(wú)定形硅，制作溫越高，非晶硅半導(dǎo)體的晶化程度越高，遷移率也就越高，但是溫度過(guò)高容易影響形成的金屬氧化物半導(dǎo)體層2的電學(xué)性能，綜合選定非晶硅半導(dǎo)體薄膜的制作溫度小于或等于300℃。

步驟S106、在第二絕緣層對(duì)應(yīng)金屬氧化物半導(dǎo)體層的區(qū)域形成第一過(guò)孔。

參見(jiàn)圖7f，在第二絕緣層6對(duì)應(yīng)金屬氧化物半導(dǎo)體層2的區(qū)域形成第一過(guò)孔16。示例性的，可以使用掩膜版通過(guò)光刻的方法形成第一過(guò)孔16。

步驟S107、在第二絕緣層上方形成第一源極、第一漏極、第二源極和第二漏極，其中，第一源極和第一漏極通過(guò)第一過(guò)孔與金屬氧化物半導(dǎo)體層連接，第二源極和第二漏極與非晶硅半導(dǎo)體層連接。

參見(jiàn)圖7g，在第二絕緣層6上方形成第一源極8、第一漏極9、第二源極10和第二漏極11，其中，第一源極8和第一漏極9通過(guò)第一過(guò)孔與金屬氧化物半導(dǎo)體層2連接，第二源極10和第二漏極11與非晶硅半導(dǎo)體層7連接。

步驟S108、在第一源極、第一漏極、第二源極、第二漏極以及第二絕緣層的上方形成第三絕緣層。

參見(jiàn)圖7h，在第一源極8、第一漏極9、第二源極10、第二漏極11以及第二絕緣層6的上方形成第三絕緣層12。第三絕緣層12的材料例如可以是SiO₂或SiN_x或二者形成的疊層結(jié)構(gòu)。本發(fā)明實(shí)施例中，可選的采用等離子增強(qiáng)化學(xué)氣相沉積方法制作形成第三絕緣層12，設(shè)置制作溫度小于或等于300℃。

步驟S109、在第三絕緣層上對(duì)應(yīng)第一漏極的區(qū)域形成第二過(guò)孔。

參見(jiàn)圖7i，在第三絕緣層12上對(duì)應(yīng)第一漏極9的區(qū)域形成第二過(guò)孔17。示例性的，可以使用掩膜版通過(guò)光刻的方法形成第二過(guò)孔17。

步驟S110、在第三絕緣層上方形成像素電極，像素電極通過(guò)第二過(guò)孔與第一漏極連接。

參見(jiàn)圖7j，在第三絕緣層12上方形成像素電極12，像素電極13通過(guò)第二過(guò)孔與第一漏極9連接。

另一方面，本發(fā)明實(shí)施例提供又一種陣列基板的制作方法。圖8為本發(fā)明實(shí)施例提供的又一種陣列基板的制作方法中步驟205-步驟211的流程示意圖，圖9a-圖9g分別為圖8中各步驟對(duì)應(yīng)的剖面結(jié)構(gòu)示意圖。在上述實(shí)施例的基礎(chǔ)上，本發(fā)明實(shí)施例提供又一種陣列基板的制作方法包括：

步驟S201、在襯底基板上方形成金屬氧化物半導(dǎo)體薄膜，并通過(guò)構(gòu)圖工藝在陣列基板的顯示區(qū)形成第一薄膜晶體管的金屬氧化物半導(dǎo)體層。

步驟S202、在金屬氧化物半導(dǎo)體層上方形成第一絕緣層。

步驟S203、在陣列基板的顯示區(qū)的第一絕緣層上方形成第一柵極，在陣列基板的周邊電路區(qū)的襯底基板上方形成第二柵極。

步驟S204、在第一柵極、第二柵極、金屬氧化物半導(dǎo)體層以及襯底基板上方形成第二絕緣層。

步驟S201-步驟S204的剖面結(jié)構(gòu)示意圖與步驟S101-步驟S104的剖面結(jié)構(gòu)示意圖類(lèi)似，在此不做贅述。

步驟S205、在第二絕緣層上方形成第四絕緣層。

參見(jiàn)圖9a，在第二絕緣層6上方形成第四絕緣層14。第四絕緣層的材料可以是SiN_x。本發(fā)明實(shí)施例中，第四絕緣層可以采用等離子增強(qiáng)化學(xué)氣相沉積方法形成，且制作溫度小于或等于300℃。

步驟S206、在第四絕緣層上方形成非晶硅半導(dǎo)體薄膜，并通過(guò)構(gòu)圖工藝在陣列基板的周邊電路區(qū)形成第二薄膜晶體管的非晶硅半導(dǎo)體層。

參見(jiàn)圖9b，在第四絕緣層14上方形成非晶硅半導(dǎo)體薄膜，并通過(guò)構(gòu)圖工藝在陣列基板的周邊電路區(qū)B形成第二薄膜晶體管的非晶硅半導(dǎo)體層7。本發(fā)明實(shí)施例中，可以采用等離子增強(qiáng)化學(xué)氣相沉積方法制作形成非晶硅半導(dǎo)體薄膜，設(shè)置制作溫度小于或等于300℃。示例性的，非晶硅半導(dǎo)體薄膜可以和第四絕緣層14在同一腔室內(nèi)連續(xù)形成，這樣避免了制作腔室的更換以及樣品的傳遞，有效地減少了陣列基板的制作流程，縮短了制作周期，進(jìn)而提升了陣列基板的制作效率。

步驟S207、在第二絕緣層以及第四絕緣層對(duì)應(yīng)金屬氧化物半導(dǎo)體層的區(qū)域設(shè)置第一過(guò)孔。

參見(jiàn)圖9c，在第二絕緣層6以及第四絕緣層14對(duì)應(yīng)金屬氧化物半導(dǎo)體層2的區(qū)域設(shè)置第一過(guò)孔16。示例性的，可以使用掩膜版通過(guò)光刻的方法形成第一過(guò)孔16。

步驟S208、在第四絕緣層上方形成第一源極、第一漏極、第二源極和第二漏極，其中，第一源極和第一漏極通過(guò)第一過(guò)孔與金屬氧化物半導(dǎo)體層連接，第二源極和第二漏極與非晶硅半導(dǎo)體層連接。

參見(jiàn)圖9d，在第四絕緣層上方形成第一源極8、第一漏極9、第二源極10和第二漏極11，其中，第一源極8和第一漏極9通過(guò)第一過(guò)孔與金屬氧化物半導(dǎo)體層2連接，第二源極10和第二漏極11與非晶硅半導(dǎo)體層7連接。

步驟S209、在第一源極、第一漏極、第二源極、第二漏極以及第二絕緣層的上方形成第三絕緣層。

參見(jiàn)圖9e，在第一源極8、第一漏極9、第二源極10、第二漏極11以及第二絕緣層6的上方形成第三絕緣層12。第三絕緣層12的材料例如可以是SiO₂或SiN_x或二者形成的疊層結(jié)構(gòu)。本發(fā)明實(shí)施例中，可選的采用等離子增強(qiáng)化學(xué)氣相沉積方法制作形成第三絕緣層12，設(shè)置制作溫度小于或等于300℃。

步驟S210、在第三絕緣層上對(duì)應(yīng)第一漏極的區(qū)域形成第二過(guò)孔。

參見(jiàn)圖9f，在第三絕緣層12上對(duì)應(yīng)第一漏極9的區(qū)域形成第二過(guò)孔17。示例性的，可以使用掩膜版通過(guò)光刻的方法形成第二過(guò)孔17。

步驟S211、在第三絕緣層上方形成像素電極，像素電極通過(guò)第二過(guò)孔與第一漏極連接。

參見(jiàn)圖9g，在第三絕緣層12上方形成像素電極12，像素電極13通過(guò)第二過(guò)孔與第一漏極9連接。

可選的，在襯底基板1上方形成金屬氧化物半導(dǎo)體薄膜之前，可以先形成一緩沖層，然后在緩沖層上方淀積金屬氧化物半導(dǎo)體薄膜和第二柵極5。緩沖層可以提高金屬氧化物半導(dǎo)體層2以及第二柵極5的成膜質(zhì)量。示例性的，所述緩沖層可以由SiO₂薄膜和SiN_x薄膜疊層構(gòu)成，其中SiN_x薄膜與金屬氧化物半導(dǎo)體層2接觸設(shè)置。

注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本發(fā)明不限于這里所述的特定實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本發(fā)明的保護(hù)范圍。因此，雖然通過(guò)以上實(shí)施例對(duì)本發(fā)明進(jìn)行了較為詳細(xì)的說(shuō)明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。