本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

自從基于雙極技術(shù)的半導(dǎo)體器件(諸如，雙極結(jié)型晶體管(BJT))問世以來，為了擴展它們的應(yīng)用，已經(jīng)付出大量的努力來提高這些器件的功率處理能力。金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)是用于放大或開關(guān)電子信號的晶體管。MOSFET是具有源極(S)、柵極(G)、漏極(D)和基極(B)的四端子器件。該MOSFET是迄今為止在數(shù)字和模擬電路中最常見的晶體管，但是BJT在一段時間內(nèi)曾更為常見。

隨著CMOS技術(shù)獲得的重要性，并且集成電路領(lǐng)域的工藝技術(shù)超越了用于功率器件的雙極技術(shù)的發(fā)展，引入了功率MOSFET?，F(xiàn)在將CMOS技術(shù)上的穩(wěn)定進展用于改進的功率器件(諸如功率MOSFET)的發(fā)展是可能的。功率MOSFET與其雙極對應(yīng)物相比可具有更為優(yōu)越的性能。例如，n溝道功率MOSFET通過電子傳輸來工作，而電子傳輸固有地比BJT所依靠的電子和空穴結(jié)合的傳輸更快。

相比于BJT功率器件，功率MOSFET以較好的開關(guān)速度著稱，并且功率MOSFET由于絕緣柵極而需要較少柵極驅(qū)動功率。功率MOSFET的主要缺點是高導(dǎo)通電阻和覆蓋/疊對控制(overlay control)問題。在高導(dǎo)通電阻和覆蓋控制問題上，需要改進功率MOSFET性能的方法和設(shè)備。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括：襯底；源極區(qū)，具有第一導(dǎo)電類型，并且位于所述襯底內(nèi)的第一側(cè)；漏極區(qū)，具有所述第一導(dǎo)電類型，并且位于所述襯底內(nèi)的與第一側(cè)相對的第二側(cè)；

場板，位于所述襯底上方，并且介于所述源極區(qū)與所述漏極區(qū)之間；柵電極，具有第一部分和第二部分，其中，所述柵電極的第一部分位于所述場板上方。

根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括：襯底；漂移區(qū)，具有第一導(dǎo)電類型，從所述襯底的頂面延伸到所述襯底內(nèi)部，并且位于所述襯底的第一側(cè)的鄰近處；第二區(qū)，具有第二導(dǎo)電類型，從所述襯底的頂面延伸到所述襯底內(nèi)部，并且位于所述襯底的第二側(cè)的鄰近處，所述第二側(cè)與所述第一側(cè)相對；源極區(qū)，具有第一導(dǎo)電類型，位于所述第二區(qū)內(nèi)；漏極區(qū)，具有第一導(dǎo)電類型，位于所述漂移區(qū)內(nèi)；場板，位于所述漂移區(qū)的上方；柵電極，位于所述第一區(qū)和所述漂移區(qū)上方，其中，所述柵電極的頂面基本上完全由硅化物層覆蓋。

根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件的制造方法，該方法包括：提供襯底；在所述襯底內(nèi)的第一側(cè)處形成具有第一導(dǎo)電類型的源極區(qū)；在所述襯底內(nèi)的第二側(cè)處形成具有所述第一導(dǎo)電類型的漏極區(qū)，所述襯底的第二側(cè)與所述襯底的第一側(cè)相對；在所述襯底上方且在所述源極區(qū)與所述漏極區(qū)之間形成場板；以及在形成所述場板后，在所述襯底上方形成柵電極。

附圖說明

結(jié)合附圖和以下描述來闡述本發(fā)明的一個或多個實施例的細節(jié)。本發(fā)明的其他特征和優(yōu)勢將從說明書、附圖和權(quán)利要求中顯而易見。

圖1是根據(jù)一些實施例的功率MOSFET的示意圖。

圖2是示出了根據(jù)一些實施例的功率MOSFET性能的示意圖。

圖3A至3F示出了根據(jù)一些實施例的制造功率MOSFET的工藝。

在不同圖中相同的參考標(biāo)號用于代表相同的組件。

具體實施方式

下面詳細討論本發(fā)明各實施例的制造和使用。然而，應(yīng)該理解，實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實施例僅僅是說明性的，而不用于限制本發(fā)明的范圍。

應(yīng)該理解，當(dāng)組件被稱為“在……上方”，“連接到”或“耦接到”另一組件或?qū)訒r，其可以直接地位于其他組件或?qū)由戏?，或連接或耦接到其他組件或?qū)?，或者可存在中間組件或?qū)?。相反，?dāng)組件被稱為“直接在……上方”，“直接連接到”或“直接耦接到”另一組件或?qū)訒r，則不存在中間組件或?qū)印?/p>

應(yīng)該理解，盡管本文中可以使用第一、第二、第三等術(shù)語來描述各個組件、組件、區(qū)域、層和/或部分，但不是通過這些術(shù)語來限制這些組件、組件、區(qū)域、層和/或部分。這些術(shù)語僅用于將一個組件、組件、區(qū)域、層或部分與另一個區(qū)域、層或部分區(qū)分。因此，在不背離本發(fā)明概念的教導(dǎo)下，以下討論的第一組件、組件、區(qū)域、層或部分可以用第二組件、組件、區(qū)域、層或部分標(biāo)識。

為便于描述，空間相對術(shù)語，如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等在本文可用于描述附圖中示出的一個組件或部件與另一個(或另一些)組件或部件的關(guān)系。應(yīng)該理解，除了在圖中描述的方位以外，空間相對位置的術(shù)語旨在包括器件在使用或操作期間的不同方位。例如，如果將附圖中的器件翻過來，則描述為在其他組件或部件“下部”或“之下”的組件將被定位于在其他組件或部件“上方”。因此，示例性術(shù)語“在...上方”或“在...下方”可包括“在...上方”和“在...下方”的方位。器件可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并因此對本文中所使用的空間相對位置描述進行同樣的解釋。

本文中所使用的術(shù)語是僅用于描述特定實例的目的，而不是為了限制本發(fā)明概念。如本文中所使用的，除非上下文清楚地表明，否則單數(shù)“一”，“一個”和“該”旨在也包括復(fù)數(shù)形式。應(yīng)當(dāng)進一步理解，當(dāng)在本發(fā)明中使用術(shù)語“包括”和/或“包含”，指定闡述的部件、整數(shù)、步驟、操作、組件、和/或組件的存在，但不排除附加的一個或多個其他部件、整數(shù)、步驟、操作、組件、組件和/或它們的組的存在。

整篇說明書中提及“一個實施例”或“實施例”，意味著結(jié)合該實施例所描述的特別的部件、結(jié)構(gòu)或特征包括在至少一個實施例中。因此，整篇說明書的多個地方出現(xiàn)的短語“在一個實施例中”或“在實施例中”無須全部涉及相同的實施例。此外，在一個或多個實施例中，可以以任何合適的方式結(jié)合特別的部件、結(jié)構(gòu)或特征。應(yīng)該理解，以下圖片沒有按比例繪制，當(dāng)然，這些圖片僅是為了說明。

圖1是根據(jù)本發(fā)明一個實施例的功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。功率MOSFET包括襯底10、源極區(qū)20、漏極區(qū)30、柵電極40和場板50。

襯底10可以是p型摻雜襯底或n型摻雜襯底，這意味著半導(dǎo)體襯底10可以摻雜有n型或者p型雜質(zhì)。襯底10是由硅、砷化鎵，硅鍺、碳化硅或在半導(dǎo)體器件工藝中使用的其它已知的半導(dǎo)體材料形成。雖然本文中所示出的實例使用了半導(dǎo)體襯底，但是在其它替代實施例中，外延生長的半導(dǎo)體材料或絕緣體上硅(SOI)層可被用作襯底10。

摻雜雜質(zhì)可注入半導(dǎo)體材料以形成p型或n型材料，是很常見的。取決于摻雜劑的濃度，P型材料可被進一步劃分為p++、p+、p、p-、p--型材料。如果材料被描述為p型材料，它摻雜有p型雜質(zhì)，并且它可以是p++、p+、p、p-、p--型材料中的任何一種。同樣地，n型材料可被進一步劃分為n++、n+、n、n-、n--型材料。如果材料被描述為n型材料，它摻雜有n型雜質(zhì)，并且它可以是n++、n+、n、n-、n--型材料中的任何一種。例如，p型材料的摻雜原子包括硼。例如，在n型材料中，摻雜原子包括磷、砷和銻?？赏ㄟ^離子注入工藝完成摻雜。當(dāng)與光刻工藝結(jié)合時，可通過將原子注入到暴露區(qū)域而掩蔽其他區(qū)域來在選定的區(qū)域上執(zhí)行摻雜。此外，熱驅(qū)動或退火周期可用于使用熱擴散來擴展或延伸先前的摻雜區(qū)域。作為替代，半導(dǎo)體材料的一些外延沉積允許在外延工藝中原位摻雜。注入可通過諸如薄氧化物層等的常用特定材料來完成。

阱區(qū)的摻雜濃度量和描述的擴散可隨著使用的工藝和具體設(shè)計而變化。例如，p型材料或n型材料的摻雜濃度可以在10¹⁴原子/cm³至10²²原子/cm³的范圍內(nèi)，其中，p+/n+材料的濃度高于約10¹⁸/cm³?？梢允褂闷渌囊恍舛确秶?，諸如n--/p--材料的摻雜濃度小于10¹⁴原子/cm³，n-/p-材料的摻雜濃度在10¹⁴原子/cm³至10¹⁶原子/cm³的范圍內(nèi)，n/p材料的摻雜濃度在10¹⁶原子/cm³至10¹⁸原子/cm³的范圍內(nèi)，n⁺/p⁺材料的摻雜濃度在10¹⁸原子/cm³至10²⁰原子/cm³的范圍內(nèi)，n⁺⁺/p⁺⁺材料的摻雜濃度范圍為大于10²⁰原子/cm³?？梢赃M一步使用替代的濃度范圍，諸如，n^--/p^--材料的摻雜濃度在10¹⁵到10¹⁸/cm³左右的范圍內(nèi)，n^-/p^-材料的摻雜濃度范圍比n^--/p^--材料的摻雜濃度高5至100倍。

如圖1所示，襯底10包括第一區(qū)11、第二區(qū)13、漂移區(qū)12和隔離區(qū)15。

隔離區(qū)15從襯底10的頂面延伸進入襯底10中。隔離區(qū)15可以是淺溝槽隔離(STI)區(qū)。在另一實施例中，隔離區(qū)15可是諸如場氧化物區(qū)的其他類型的隔離區(qū)。

具有第二導(dǎo)電類型的第一區(qū)11通過將具有第二導(dǎo)電類型(如p型)雜質(zhì)的離子透過絕緣薄膜注入至襯底10內(nèi)，然后熱擴散注入的離子而形成。第一區(qū)11可以有大約10¹⁵/cm³至約10¹⁷/cm³之間的雜質(zhì)濃度，盡管可以使用更高或更低的濃度?？稍诘谝粎^(qū)11下方形成n+掩埋層(NBL)(未示出)。

具有第二導(dǎo)電類型(如p型)的第二區(qū)13在第一區(qū)11內(nèi)，并且通過隔離區(qū)15與其他器件隔離開。在一些示例性實施例中，第二區(qū)13具有比第一區(qū)11的雜質(zhì)濃度高的p型雜質(zhì)濃度。例如，第二區(qū)13的p型雜質(zhì)濃度可以是約10¹⁶/cm³至約10¹⁸/cm³之間，盡管可以采用更高或更低的雜質(zhì)濃度。

具有第一導(dǎo)電類型(如n型)的漂移區(qū)12在第一區(qū)11內(nèi)。根據(jù)一個實施例，該漂移區(qū)包括第一漂移區(qū)12a和第二漂移區(qū)12b。第一漂移區(qū)12a從襯底10的頂面延伸進入到襯底10中。第一漂移區(qū)12a的n型雜質(zhì)濃度可以是約10¹⁵/cm³至約10¹⁷/cm³之間，盡管可以采用更高或更低的雜質(zhì)濃度。

第二漂移區(qū)12b在第一區(qū)11內(nèi)，鄰近第一漂移區(qū)12a，其深度小于所述第一漂移區(qū)12a的深度，使得第一漂移區(qū)12a和第二漂移區(qū)12b共同形成臺階形狀。第二漂移區(qū)12b可具有與第一漂移區(qū)12a的雜質(zhì)濃度類似的第一導(dǎo)電類型的雜質(zhì)濃度。然而，在其他一些實施例中，第二漂移區(qū)12b可具有與第一漂移區(qū)12a的雜質(zhì)濃度不同的第二導(dǎo)電類型的雜質(zhì)濃度。

具有第一導(dǎo)電類型的源極區(qū)20在第二區(qū)13內(nèi)。具有第一導(dǎo)電類型的漏極區(qū)30在第一漂移區(qū)12a內(nèi)。源極區(qū)20可具有源極接觸件(圖中未示出)。漏極區(qū)30可具有漏極接觸件(圖中未示出)。源極區(qū)20和漏極區(qū)30通過將具有第一導(dǎo)電類型的雜質(zhì)離子(如n型)分別注入到第二區(qū)13和第一漂移區(qū)12a形成。例如，源極區(qū)20和漏極區(qū)30可通過將諸如磷的n型摻雜劑注入為約1×10¹⁹/cm³至約2×10²¹/cm³之間的濃度而形成?？商娲模梢允褂闷渌膎型摻雜劑，如砷、銻或它們的組合。

介電層51位于襯底10的頂面，并且覆蓋第一漂移區(qū)12a的一部分和第二漂移區(qū)12b的一部分。介電層51可以包括氧化硅、氮化硅、氮氧化硅，高k介電材料以及它們的組合或它們的多層。介電層51可以具有約至約之間的厚度，盡管可以使用不同的厚度。介電層51的厚度可根據(jù)相應(yīng)的功率MOSFET 1的期望的擊穿電壓來選擇。較高的擊穿電壓需要較大的厚度，并且較低的擊穿電壓需要較小的厚度。

場板50設(shè)置在介電層51的頂面上，并且覆蓋介電層51的一部分。場板50可包括諸如多晶硅、金屬、金屬硅化物等導(dǎo)電材料。

介電層52在場板50的頂面上并且覆蓋場板50，使得介電層52的側(cè)面與場板50的側(cè)面基本對準(zhǔn)。介電層52可以包括氧化硅、氮化硅、氮氧化硅、高k介電材料以及它們的組合或它們的多層。在一些實施例中，介電層52的材料與介電層51的材料相同。在另一些實施例中，介電層52的材料與介電層51的材料不同。

場板50、介電層52和柵電極40限定了多晶硅-絕緣體-多晶硅(PIP)電容器。PIP電容器的電容可以基于設(shè)計需要，通過選擇介電層52的尺寸和材料來決定。因此，可以更靈活地設(shè)計功率MOSFET 1的電容。

間隔件53位于介電層51的一側(cè)，并與由場板50和介電層52側(cè)面限定的共同表面接觸。間隔件53的側(cè)面與介電層51的側(cè)面基本對準(zhǔn)。間隔件54位于介電層51的另一側(cè)面，并與由場板50和介電層52的側(cè)面限定的共同表面接觸。間隔件54的側(cè)面與介電層51的側(cè)面基本對準(zhǔn)。

間隔件55在襯底10的頂面上，并且可覆蓋漏極區(qū)30的一部分和第一漂移區(qū)12a的一部分。間隔件55與由間隔件53和介電層51的側(cè)面限定的共同表面接觸。間隔件55能防止漏極區(qū)30的不期望的離子注入注入/滲透到介電層51的下方。當(dāng)漏極區(qū)30的不期望的注入的離子擴散到漂移區(qū)12時，影響了諸如漏極區(qū)30的重?fù)诫s區(qū)的設(shè)定的輪廓，從而器件性能變化增加(如導(dǎo)通電阻和擊穿電壓)。通過采用間隔件55來防止漏極區(qū)30的不期望的注入的離子注入/滲透到介電層51的下方，將改進覆蓋/疊對控制問題，以減小器件性能變化。

柵極介電層43在襯底10的頂面上，并且可以覆蓋第二區(qū)13的一部分和第二漂移區(qū)12b的一部分。柵電極43與介電層51的側(cè)面接觸。在一些實施例中，柵極介電層43可包括氧化硅、氮化硅、高k介電材料、它們的多層或它們的組合。

柵電極40包括兩個部分，即柵電極的第一部分40a和柵電極的第二部分40b。柵電極的第一部分40a設(shè)置在間隔件54和介電層52上，并且覆蓋間隔件54以及介電層52的一部分。柵電極的第二部分40b設(shè)置在柵極介電層43上，且覆蓋柵極介電層43。柵電極的第二部分40b的第一側(cè)面40b1與由介電層51和間隔件54的側(cè)面限定的共同表面相接觸。柵電極的第二部分40b的第二側(cè)面40b2，與第一側(cè)面40b1相對，并且與柵極介電層43的側(cè)面對準(zhǔn)。柵電極40可以包括諸如摻雜的多晶硅、金屬、金屬合金等導(dǎo)電材料。

硅化物層42在柵電極40的頂面上，并且完全覆蓋柵電極40。換句話說，硅化物層42的各側(cè)面與柵電極40的各側(cè)面基本對準(zhǔn)。通過自對準(zhǔn)硅化物工藝，硅化物層42可形成在柵電極40上。

由于柵電極40被硅化物層42完全覆蓋，功率MOSFET 1與柵電極被硅化物部分覆蓋的常規(guī)功率MOSFET相比，具有較小的柵極電阻Rg。在一個實施例中，功率MOSFET 1的柵極電阻Rg比常規(guī)功率MOSFET的柵極電阻至少小3倍。功率MOSFET的開關(guān)損耗和死區(qū)時間可通過減小柵極電阻Rg來改進。這將提高電路的效率和性能。

間隔件41在襯底10的頂面上，并且可覆蓋源極區(qū)20的一部分。間隔件41與由柵極介電層43和柵電極的第二部分40b的側(cè)面限定的共同表面接觸。

圖2是示出了功率MOSFET的性能的示意圖。x軸示出了擊穿電壓(BV)，y軸示出了導(dǎo)通電阻(Ron)。圖2中示出的虛線表示功率MOSFET的硅限(silicon limit)。更接近硅限的功率MOSFET的擊穿電壓和導(dǎo)通電阻的性能更好。如圖2所示，相比于所有常規(guī)功率MOSFET的擊穿電壓和導(dǎo)通電阻，圖1的功率MOSFET 1的擊穿電壓和導(dǎo)通電阻更接近硅限。因此，相比于常規(guī)功率MOSFET，圖1所示的功率MOSFET 1具有更好的性能。

圖3A至3F示出了根據(jù)一些實施例的制造功率MOSFET的方法的截面圖。形成的功率MOSFET可以是圖1示出的功率MOSFET?？梢允褂锰娲椒ㄒ灾圃靾D1所示的功率MOSFET或功率MOSFET的替代性實施例。

如圖3A所示，提供襯底310?？蛇x的n+掩埋層(NBL)形成在襯底310的一部分中(圖中未示出)。形成可以是淺溝槽隔離區(qū)(STI)的多個隔離區(qū)315以從襯底310的表面延伸至襯底310內(nèi)部。

具有第二導(dǎo)電類型的第一區(qū)311通過將具有第二導(dǎo)電類型(如p型)的雜質(zhì)的離子穿過絕緣層注入至襯底310內(nèi)，然后熱擴散注入的離子而形成。第一區(qū)11可以具有大約10¹⁵/cm³至約10¹⁷/cm³之間的雜質(zhì)濃度，盡管可以使用更高或更低的濃度。

具有第一導(dǎo)電類型(如n型)的漂移區(qū)312形成在第一區(qū)311內(nèi)部。根據(jù)一個實施例，該漂移區(qū)包括第一漂移區(qū)312a和第二漂移區(qū)312b。第一漂移區(qū)312a從襯底310的頂面延伸至襯底310內(nèi)部。第一漂移區(qū)312a的n型雜質(zhì)濃度可以是在約10¹⁵/cm³至約10¹⁷/cm³之間，盡管可以采用更高或更低的雜質(zhì)濃度。

第二漂移區(qū)312b形成在第一區(qū)311內(nèi)，鄰近第一漂移區(qū)312a，第二漂移區(qū)312b的深度小于第一漂移區(qū)312a的深度，使得第一漂移區(qū)312a和第二漂移區(qū)12b共同形成臺階形狀。第二漂移區(qū)312b可具有與第一漂移區(qū)312a的雜質(zhì)濃度類似的第一導(dǎo)電類型的雜質(zhì)濃度。然而，在其他一些實施例中，第二漂移區(qū)312b可具有與第一漂移區(qū)312a的雜質(zhì)濃度不同的第二導(dǎo)電類型的雜質(zhì)濃度。第一漂移區(qū)312a和第二漂移區(qū)312b可以同時形成。在另一個實施例中，第一漂移區(qū)312a和第二漂移區(qū)312b可以不同時形成。

介電層351形成在襯底310的頂面上，并且覆蓋襯底310的頂面。介電層351可以包括氧化硅、氮化硅、氮氧化硅、高k介電材料以及它們的組合或它們的多層。介電層351可以具有約至約之間的厚度，盡管可以使用不同的厚度。介電層351的厚度可根據(jù)相應(yīng)的功率MOSFET 1的期望的擊穿電壓來選擇。較高的擊穿電壓需要更大的厚度，較低的擊穿電壓需要更小的厚度。

場板350形成在介電層351的頂面上，并且覆蓋介電層351的一部分。場板350可包括諸如多晶硅、金屬、金屬硅化物等半導(dǎo)體材料。

介電層352形成在場板350的頂面上并且覆蓋場板350，使得介電層352的側(cè)面與場板350的側(cè)面基本對準(zhǔn)。介電層352可以包括氧化硅、氮化硅、氮氧化硅、高k介電材料以及它們的組合或它們的多層。在一個實施例中，介電層352的材料與介電層351的材料相同。在另一個實施例中，介電層352的材料與介電層351的材料不同。

參見圖3B，間隔件353形成在介電層351外圍區(qū)域，并且與由場板350和介電層352的側(cè)面限定的共同表面接觸。間隔件354形成在介電層51的另一外圍區(qū)域，并且與由場板350和介電層352的側(cè)面限定的共同表面接觸。在一些實施例中，自頂向下看，介電層351的外圍區(qū)域形成一個呈封閉圓形形狀的封閉多邊形(圖3B中未示出)。

介電層351中未被場板350和間隔件353，354覆蓋的部分被去除，使得介電層351的側(cè)面基本與間隔件353，354的側(cè)面對準(zhǔn)。

參見圖3C，柵極介電層343形成在襯底310的頂面上，并且可以覆蓋第一漂移區(qū)的一部分312a和第二漂移區(qū)的一部分312b。柵極介電層343與介電層351的側(cè)面接觸。在一些實施例中，柵極介電層343可包括氧化硅、氮化硅、高k介電材料、它們的多層或它們的組合。

形成柵電極340以覆蓋襯底310、柵極介電層343、間隔件353，354和介電層352。柵電極340可以包括諸如摻雜的多晶硅、金屬、金屬合金等導(dǎo)電材料。

參見圖3D，柵電極340的第一部分被去除，以暴露第二漂移區(qū)312b的一部分。之后執(zhí)行注入，摻雜第二漂移區(qū)312b的暴露部分，以形成第二區(qū)313。第二區(qū)313形成在第一區(qū)311內(nèi)，靠近隔離區(qū)315。在一些示例性實施例中，第二區(qū)313具有比第一區(qū)311的雜質(zhì)濃度高的p型雜質(zhì)濃度。第二區(qū)313也可通過其他方法形成。

參見圖3E，柵電極340的第二部分被去除。柵電極340的剩余部分包括兩個部分，柵電極的第一部分340a和柵電極的第二部分340b。柵電極的第一部分340a在間隔件354和介電層352上，并且覆蓋間隔件354和介電層352的一部分。柵電極的第二部分340b在柵極介電層343上，并且覆蓋柵極介電層343。柵電極的第二部分340b的第一側(cè)面340b1，與由介電層351和間隔件354的側(cè)面限定的共同表面相接觸。柵電極的第二部分340b的第二側(cè)面340b2，與第一側(cè)面340b1相對，且與柵極介電層343的側(cè)面對準(zhǔn)。

間隔件341形成在襯底310的頂面上，并且可覆蓋第二區(qū)313的一部分。間隔件341與由柵極介電層343和柵電極的第二部分340b的側(cè)面限定的共同表面接觸。

間隔件355形成在襯底310的頂面上，并且可覆蓋漏第一漂移區(qū)312a的一部分。間隔件355與由間隔件353和介電層351的側(cè)面限定的共同表面接觸。

通過將具有第一導(dǎo)電類型(例如n型)的雜質(zhì)的離子注入到第二區(qū)313中，在第二區(qū)313中形成具有第一導(dǎo)電類型的源極區(qū)320。通過將具有第一導(dǎo)電類型(如n型)的雜質(zhì)的離子注入至第一漂移區(qū)312a內(nèi)，在第一漂移區(qū)312a中形成具有第二導(dǎo)電類型的漏極區(qū)330。源極區(qū)320可具有源極接觸件(圖中未示出)。漏極區(qū)330可具有漏極接觸件(圖中未示出)。例如，源極區(qū)320和漏極區(qū)330可以通過將n型(諸如磷)注入為濃度在大約1×10¹⁹/cm³至約2×10²¹/cm³之間而形成?？商娲?，可以使用其他的n型摻雜劑，如砷、銻或它們的組合。

當(dāng)將具有第一導(dǎo)電類型的雜質(zhì)的離子注入到第一漂移區(qū)312a，以形成漏極區(qū)330時，間隔件355可扮演硬掩模以自對準(zhǔn)漏極區(qū)330的注入，并且防止漏極區(qū)330的不期望注入的離子注入/滲透到介電層351的下方。在注入后的后退火操作期間，場板下方的摻雜擴散可能更加嚴(yán)重。這將改進覆蓋控制問題，并降低器件的性能變化。

參見圖3F，硅化物層342形成在柵電極340的頂面上，并且完全覆蓋柵電極340，以形成圖1所述的功率MOSFET1。硅化物層342的每個側(cè)面與柵電極340每個側(cè)面基本對準(zhǔn)。通過自對準(zhǔn)硅化物工藝，硅化物層342可形成在柵電極340上。

由于柵電極340的形成發(fā)生在形成場板350之后，柵電極340可被硅化物層342完全覆蓋。通過這么做，與柵電極被硅化物部分覆蓋的常規(guī)功率MOSFET相比，功率MOSFET 1具有較小的柵極電阻Rg。在一個實施例中，功率MOSFET 1的柵極電阻Rg比常規(guī)功率MOSFET的至少小3倍。功率MOSFET的開關(guān)損耗和死區(qū)時間可通過減小柵極電阻Rg來提高。這將改進電路的效率和性能。

圖3A至3F示出的工藝僅是示例性的，而不是限制性的?？梢杂泄に嚥襟E的其他變化，并且可以以不同順序執(zhí)行工藝步驟。在圖3A至3F所示的這些工藝步驟之后，可以進行其他工藝步驟。例如，可以形成接觸插塞以連接場板。源極區(qū)可具有源極接觸件。漏極區(qū)可具有漏極接觸件。

根據(jù)本發(fā)明的實施例，通過硅化物層完全覆蓋功率MOSFET的柵電極，可以減小柵極電阻Rg，從而改進開關(guān)損耗和功率MOSFET的死區(qū)時間的問題。此外，通過使用間隔件自對準(zhǔn)漏極區(qū)的注入，防止漏極區(qū)注入不期望的離子，避免注入/滲透到介電層的下方，從而改進覆蓋控制問題且減小器件性能的變化。

根據(jù)一個實施例，半導(dǎo)體器件包括襯底，源極區(qū)，漏極區(qū)，場板和柵電極。源極區(qū)為第一導(dǎo)電類型，并且位于所述襯底內(nèi)的第一側(cè)。漏極區(qū)為第一導(dǎo)電類型，并且位于與所述襯底內(nèi)的第一側(cè)相對的第二側(cè)。場板位于所述襯底上，并且介于所述源極區(qū)與所述漏極區(qū)之間。柵電極具有第一部分和第二部分，其中所述柵電極的第一部分位于所述場板上。

在部分實施例中，該半導(dǎo)體器件還包括：第一介電層，位于柵電極的第二部分和襯底之間。

在部分實施例中，該半導(dǎo)體器件還包括：第二介電層，位于場板和襯底之間；第三介電層，位于柵電極的第一部分和場板之間；第一間隔件，位于襯底上，并且與第二介電層接觸。

在部分實施例中，第二介電層的厚度與第三介電層的厚度不同。

在部分實施例中，該半導(dǎo)體器件還包括：第二間隔件，與柵電極的第二部分和場板接觸。

在部分實施例中，該柵電極的頂面基本完全被硅化物層覆蓋。

在部分實施例中，襯底包括：第一區(qū)，從襯底的頂面延伸到襯底內(nèi)，其中，第一區(qū)具有第二導(dǎo)電類型；第二區(qū)，具有第二導(dǎo)電類型，形成在第一區(qū)中的第一側(cè)，其中，源極區(qū)形成在第二區(qū)中；漂移區(qū)，具有第一導(dǎo)電類型，形成在第一區(qū)中的與第一側(cè)相對的第二側(cè)，其中，漏極區(qū)形成在漂移區(qū)中。

在部分實施例中，第一區(qū)的雜質(zhì)濃度與第二區(qū)的雜質(zhì)濃度不同。

在部分實施例中，漂移區(qū)的雜質(zhì)濃度與漏極區(qū)的雜質(zhì)濃度不同。

在部分實施例中，漂移區(qū)位于場板和柵電極下方。

在部分實施例中，第二區(qū)位于柵電極的第二部分下方，并且與漂移區(qū)接觸。

根據(jù)另一個實施例，一種半導(dǎo)體器件，包括：襯底，漂移區(qū)，第二區(qū)，源極區(qū)，漏極區(qū)，場板和柵電極。漂移區(qū)為第一導(dǎo)電類型，從所述襯底的頂面到延伸到所述襯底中，并位于所述襯底的第一側(cè)的鄰近處。第二區(qū)為第二導(dǎo)電類型，從所述襯底的頂面延伸到所述襯底中，且位于所述襯底的第二側(cè)的鄰近處，所述第二側(cè)與所述第一側(cè)相對。源極區(qū)為第一導(dǎo)電類型，在所述第二區(qū)內(nèi)。漏極區(qū)，為第一導(dǎo)電類型，在所述漂移區(qū)內(nèi)。場板，位于所述漂移區(qū)的上。柵電極，位于所述第一區(qū)和所述漂移區(qū)上，其中，所述柵電極的頂面由硅化物層基本上完全覆蓋。

在部分實施例中，柵電極的第一部分位于場板的上方。

在部分實施例中，該半導(dǎo)體器件還包括：柵極氧化物，位于柵電極的第二部分和襯底之間；場板，位于場板和襯底之間；多晶硅層間氧化物，位于柵電極的第一部分和場板之間；以及第一間隔件，位于襯底上方，并且與場板氧化物接觸。

在部分實施例中，該半導(dǎo)體器件還包括：第二間隔件，與柵電極的第二部分和場板接觸。

根據(jù)另一個實施例中，制造半導(dǎo)體器件的方法包括提供襯底；形成源極區(qū)，所述源極區(qū)為第一導(dǎo)電類型，并且位于所述襯底內(nèi)的第一側(cè)；形成漏極區(qū)，所述漏極區(qū)為所述第一導(dǎo)電類型，并且位于與所述襯底的第一側(cè)相對的第二側(cè)；形成場板，所述場板位于所述襯底上，并且介于所述源極區(qū)與所述漏極區(qū)之間；在形成所述場板后，在所述襯底上形成柵電極。

在部分實施例中，柵電極的一部分形成在場板的上方。

在部分實施例中，該方法還包括：形成硅化物層以完全覆蓋柵電極。

在部分實施例中，該方法還包括：在場板和襯底之間形成場板氧化物；在柵電極的一部分和場板之間形成多晶硅層間氧化物；在襯底上形成第一間隔件，第一間隔件與場板氧化物接觸。

在部分實施例中，場板氧化物的厚度與多晶硅層間氧化物的厚度不同。

前述概述了數(shù)個實施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域的那些普通技術(shù)人員應(yīng)當(dāng)理解，他們可以容易地使用本發(fā)明作為設(shè)計或修改其他器件或電路的基礎(chǔ)，以執(zhí)行相同的目的和/或?qū)崿F(xiàn)本文所引入的實施例的相同優(yōu)點。本領(lǐng)域的那些普通技術(shù)人員也應(yīng)該認(rèn)識到，這樣的等效構(gòu)造不背離本發(fā)明的精神和范圍，并且他們可以在不背離本發(fā)明的精神和范圍的前提下進行各種改變、替換和變更。