本發(fā)明涉及一種半導(dǎo)體元件及其制作方法，特別是涉及一種改良的金屬氧化物半導(dǎo)體(MOS)晶體管結(jié)構(gòu)及其制作方法。

背景技術(shù)：

已知，應(yīng)力記憶技術(shù)(stress memorization technique，SMT)已被應(yīng)用于半導(dǎo)體制作工藝中，以改善N型金屬氧化物半導(dǎo)體(NMOS)元件的電性效能，其作法包括在柵極結(jié)構(gòu)上覆蓋一具有伸張應(yīng)力(tensile stress)的應(yīng)力層，再通過(guò)一SMT退火制作工藝，使柵極導(dǎo)電層再結(jié)晶，接著移除應(yīng)力層。在移除應(yīng)力層之后，應(yīng)力效應(yīng)仍能持續(xù)影響元件。應(yīng)力效應(yīng)能夠增進(jìn)電荷通過(guò)通道的遷移率，用于改善元件效能。

然而，上述現(xiàn)有技術(shù)的缺點(diǎn)在于需要額外進(jìn)行應(yīng)力層(通常是氮化硅層)的沉積以及SMT退火制作工藝之后的應(yīng)力層去除步驟，因此制作工藝步驟較為復(fù)雜。此外，利用熱磷酸溶液去除應(yīng)力層時(shí)，也容易影響到柵極結(jié)構(gòu)的間隙壁的完整性。由此可知，目前該技術(shù)領(lǐng)域仍需要一種改良的半導(dǎo)體元件結(jié)構(gòu)及制作方法，可以解決上述現(xiàn)有技術(shù)的不足與缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明主要目的在于提供一種改良的MOS晶體管結(jié)構(gòu)，在柵極結(jié)構(gòu)上設(shè)有一應(yīng)力導(dǎo)向?qū)?，其具有高熱膨脹系?shù)，而能夠使通道達(dá)到應(yīng)力記憶的效果。

本發(fā)明另一目的在提供一種改良的應(yīng)力記憶方法，制作工藝步驟上可以省略過(guò)去的應(yīng)力層沉積以及應(yīng)力記憶(SMT)退火制作工藝后的應(yīng)力層去除步驟。

根據(jù)本發(fā)明一實(shí)施例，提供一種半導(dǎo)體元件，包括一基底；一源極摻雜區(qū)，設(shè)于該基底中；一漏極摻雜區(qū)，設(shè)于該基底中，并與源極摻雜區(qū)相隔一預(yù)定距離；一通道區(qū)域，介于該源極摻雜區(qū)與該漏極摻雜區(qū)之間；一柵極結(jié) 構(gòu)，設(shè)于該通道區(qū)域上，該柵極結(jié)構(gòu)包括一柵極介電層、一柵極導(dǎo)電層，以及一復(fù)合應(yīng)力導(dǎo)向?qū)印Ｔ搹?fù)合應(yīng)力導(dǎo)向?qū)釉谝煌嘶鹬谱鞴に囍袑⒃摉艠O導(dǎo)電層內(nèi)的伸張應(yīng)力導(dǎo)向該通道區(qū)域。

根據(jù)本發(fā)明一實(shí)施例，該復(fù)合應(yīng)力導(dǎo)向?qū)佑梢痪哂邢鄬?duì)較高熱膨脹系數(shù)的第一應(yīng)力導(dǎo)向?qū)右约耙痪哂邢鄬?duì)較低熱膨脹系數(shù)的第二應(yīng)力導(dǎo)向?qū)铀鶚?gòu)成。

根據(jù)本發(fā)明另一實(shí)施例，提供一種半導(dǎo)體元件的制作方法。先提供一基底，接著在該基底上形成一柵極介電層、一柵極導(dǎo)電層以及一復(fù)合應(yīng)力導(dǎo)向?qū)印＿M(jìn)行一光刻及蝕刻制作工藝，將形成在該基底上的該柵極介電層、該柵極導(dǎo)電層以及該復(fù)合應(yīng)力導(dǎo)向?qū)游g刻成一柵極圖案，其具有相對(duì)的兩側(cè)壁。在該柵極圖案的該相對(duì)的兩側(cè)壁上形成間隙壁，形成一柵極結(jié)構(gòu)。進(jìn)行一離子注入制作工藝，在該基底中分別形成一源極摻雜區(qū)以及一漏極摻雜區(qū)。再進(jìn)行一應(yīng)力記憶(SMT)退火制作工藝，使得該柵極導(dǎo)電層進(jìn)行再結(jié)晶。其中該復(fù)合應(yīng)力導(dǎo)向?qū)佑梢痪哂邢鄬?duì)較高熱膨脹系數(shù)的第一應(yīng)力導(dǎo)向?qū)右约耙痪哂邢鄬?duì)較低熱膨脹系數(shù)的第二應(yīng)力導(dǎo)向?qū)铀鶚?gòu)成。其中該第一應(yīng)力導(dǎo)向?qū)影薪饘倩蚪饘俸辖稹?/p>

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附的附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1為根據(jù)本發(fā)明一實(shí)施例所繪示的一種改良的MOS晶體管結(jié)構(gòu)的剖面示意圖；

圖2為根據(jù)本發(fā)明另一實(shí)施例所繪示的一種改良的MOS晶體管結(jié)構(gòu)的剖面示意圖；

圖3至圖8例示制作圖2中的半導(dǎo)體元件的方法示意圖。

符號(hào)說(shuō)明

1 半導(dǎo)體元件

2 半導(dǎo)體元件

20 柵極結(jié)構(gòu)

30’ 柵極圖案

30 柵極結(jié)構(gòu)

100 基底

102a 源極摻雜區(qū)

102b 漏極摻雜區(qū)

104a LDD區(qū)域

104b LDD區(qū)域

110 通道區(qū)域

210 柵極介電層

212 柵極導(dǎo)電層

214 應(yīng)力導(dǎo)向?qū)?/p>

216 襯墊間隙壁

218 間隙壁

301 側(cè)壁

310 柵極介電層

312 柵極導(dǎo)電層

314 第一應(yīng)力導(dǎo)向?qū)?/p>

316 第二應(yīng)力導(dǎo)向?qū)?/p>

318 襯墊間隙壁

319 間隙壁

320 復(fù)合應(yīng)力導(dǎo)向?qū)?/p>

320a 下凹輪廓

406 SAB掩模

410、411、412、413 硅化金屬層

420 接觸蝕刻停止層

具體實(shí)施方式

雖然本發(fā)明以實(shí)施例揭露如下，然而其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以附上的權(quán)利要求所界定的為準(zhǔn)，且為了簡(jiǎn)化說(shuō)明，部分現(xiàn)有結(jié)構(gòu)與制作工藝步驟的細(xì)節(jié)將不在此揭露。

同樣地，圖示所表示為實(shí)施例中的裝置示意圖但并非用以限定裝置的尺寸，特別是，為使本發(fā)明可更清晰地呈現(xiàn)，部分元件的尺寸可能放大呈現(xiàn)于 圖中。再者，多個(gè)實(shí)施例中所揭示相同的元件者，將標(biāo)示相同或相似的符號(hào)以使說(shuō)明更容易且清晰。

請(qǐng)參閱圖1，其為依據(jù)本發(fā)明一實(shí)施例所繪示的一種改良的MOS晶體管結(jié)構(gòu)的剖面示意圖。如圖1所示，半導(dǎo)體元件1，例如，MOS晶體管結(jié)構(gòu)，包括一基底100，例如，硅基底或其它半導(dǎo)體基底。在基底100中，設(shè)有一源極摻雜區(qū)102a以及一漏極摻雜區(qū)102b，與源極摻雜區(qū)102a相隔一預(yù)定距離。在基底100中，可以另設(shè)有一輕摻雜漏極(lightly doped drain，LDD)區(qū)域104a，位于源極摻雜區(qū)102a的一側(cè)，并與源極摻雜區(qū)102a銜接，以及一LDD區(qū)域104b，位于漏極摻雜區(qū)102b的一側(cè)，并與漏極摻雜區(qū)102b銜接。在LDD區(qū)域104a與LDD區(qū)域104b之間，定義有一通道區(qū)域110。

根據(jù)本發(fā)明一實(shí)施例，基底100的電性可以是P型，例如，P型摻雜硅基底。源極摻雜區(qū)102a、漏極摻雜區(qū)102b、LDD區(qū)域104a以及LDD區(qū)域104b的電性可以是N型，使得半導(dǎo)體元件1為一NMOS晶體管。但應(yīng)理解，本發(fā)明并不限于上述狀態(tài)。

根據(jù)本發(fā)明一實(shí)施例，在通道區(qū)域110上設(shè)有一柵極結(jié)構(gòu)20，包括一柵極介電層210，其直接形成在通道區(qū)域110上。根據(jù)本發(fā)明一實(shí)施例，柵極介電層210可以包括二氧化硅或高介電常數(shù)(high-k)介電層，但不限于此。在柵極介電層210上，設(shè)有一柵極導(dǎo)電層212。根據(jù)本發(fā)明一實(shí)施例，柵極導(dǎo)電層212可以是一多晶硅層或一多晶金屬層。根據(jù)本發(fā)明一實(shí)施例，柵極導(dǎo)電層212經(jīng)過(guò)一SMT退火制作工藝處理過(guò)，而能提供通道區(qū)域110一預(yù)定的下壓應(yīng)力。

根據(jù)本發(fā)明一實(shí)施例，在柵極導(dǎo)電層212上設(shè)置有一應(yīng)力導(dǎo)向?qū)?或應(yīng)力局限層)214，其具有高熱膨脹系數(shù)(coefficient of thermal expansion，CTE)，能夠在SMT退火制作工藝過(guò)程中將柵極導(dǎo)電層212內(nèi)的伸張應(yīng)力導(dǎo)向通道區(qū)域110，并且即使移除應(yīng)力導(dǎo)向?qū)?14之后，仍能夠?qū)⒋松鞆垜?yīng)力保持在通道區(qū)域110中，達(dá)到應(yīng)力記憶的效果。

根據(jù)本發(fā)明一實(shí)施例，應(yīng)力導(dǎo)向?qū)?14可以是金屬，例如，鎳、鈷等，或者應(yīng)力導(dǎo)向?qū)?14可以是金屬合金，例如，鋅銅合金、鎳銅合金、鎳鋅合金、鋁銅合金等。根據(jù)本發(fā)明一實(shí)施例，應(yīng)力導(dǎo)向?qū)?14由單一材料層所構(gòu)成。根據(jù)本發(fā)明一實(shí)施例，應(yīng)力導(dǎo)向?qū)?14的熱膨脹系數(shù)可以介于10至35(10^-6/K)之間。

根據(jù)本發(fā)明一實(shí)施例，在柵極結(jié)構(gòu)20的側(cè)壁上設(shè)置有一間隙壁218，例如，氮化硅間隙壁。根據(jù)本發(fā)明一實(shí)施例，在間隙壁218與柵極結(jié)構(gòu)20的側(cè)壁之間，可以設(shè)置有一襯墊間隙壁216，例如，硅氧襯墊層。

由于應(yīng)力導(dǎo)向?qū)?14具有相對(duì)較高的熱膨脹系數(shù)，故在SMT退火制作工藝過(guò)程中，將可以產(chǎn)生向下的力，配合間隙壁218共同將柵極導(dǎo)電層212，例如，多晶硅層或多晶金屬層，再結(jié)晶的體積局限住，并將應(yīng)力導(dǎo)引至通道區(qū)域110。此外，本發(fā)明可通過(guò)應(yīng)力導(dǎo)向?qū)?14的材料選擇，搭配厚度的控制，達(dá)到調(diào)整所需要記憶在通道區(qū)域110內(nèi)的應(yīng)力大小。本發(fā)明也適用于28納米以下邏輯制作工藝，其采用高介電系數(shù)柵極介電層和金屬柵極。

請(qǐng)參閱圖2，其為依據(jù)本發(fā)明另一實(shí)施例所繪示的一種改良的MOS晶體管結(jié)構(gòu)的剖面示意圖。如圖2所示，半導(dǎo)體元件2，例如，MOS晶體管結(jié)構(gòu)，同樣包括一基底100，例如，硅基底或其它半導(dǎo)體基底。在基底100中，同樣設(shè)有一源極摻雜區(qū)102a以及一漏極摻雜區(qū)102b，與源極摻雜區(qū)102a相隔一預(yù)定距離。在基底100中，可以另設(shè)有一輕摻雜漏極(LDD)區(qū)域104a，位于源極摻雜區(qū)102a的一側(cè)，并與源極摻雜區(qū)102a銜接，以及一LDD區(qū)域104b，位于漏極摻雜區(qū)102b的一側(cè)，并與漏極摻雜區(qū)102b銜接。在LDD區(qū)域104a與LDD區(qū)域104b之間，定義有一通道區(qū)域110。

根據(jù)本發(fā)明另一實(shí)施例，基底100的電性可以是P型，例如，P型摻雜硅基底。源極摻雜區(qū)102a、漏極摻雜區(qū)102b、LDD區(qū)域104a以及LDD區(qū)域104b的電性可以是N型，使得半導(dǎo)體元件2為一NMOS晶體管。但應(yīng)理解，本發(fā)明并不限于上述狀態(tài)。

根據(jù)本發(fā)明另一實(shí)施例，在通道區(qū)域110上設(shè)有一柵極結(jié)構(gòu)30，包括一柵極介電層310，其直接形成在通道區(qū)域110上。根據(jù)本發(fā)明另一實(shí)施例，柵極介電層310可以包括二氧化硅或高介電系數(shù)(high-k)介電層，但不限于此。在柵極介電層310，設(shè)有一柵極導(dǎo)電層312。根據(jù)本發(fā)明另一實(shí)施例，柵極導(dǎo)電層312經(jīng)過(guò)一SMT退火制作工藝處理過(guò)，而能提供通道區(qū)域110一預(yù)定的伸張應(yīng)力。

根據(jù)本發(fā)明另一實(shí)施例，在柵極導(dǎo)電層312上設(shè)置有一復(fù)合應(yīng)力導(dǎo)向?qū)?20，其由一具有相對(duì)較高熱膨脹系數(shù)(CTE)的第一應(yīng)力導(dǎo)向?qū)?14以及一具有相對(duì)較低熱膨脹系數(shù)的第二應(yīng)力導(dǎo)向?qū)?16所構(gòu)成。復(fù)合應(yīng)力導(dǎo)向?qū)?20能夠在SMT退火制作工藝過(guò)程中將柵極導(dǎo)電層312內(nèi)的伸張應(yīng)力導(dǎo)向通道 區(qū)域110，并且即使移除復(fù)合應(yīng)力導(dǎo)向?qū)?20之后，仍能夠?qū)⒋松鞆垜?yīng)力保持在通道區(qū)域110中，達(dá)到應(yīng)力記憶的效果。

根據(jù)本發(fā)明另一實(shí)施例，在柵極導(dǎo)電層312與第一應(yīng)力導(dǎo)向?qū)?14之間，可以另設(shè)置有一緩沖層(圖未示)，例如，二氧化硅層，但不限于此。

根據(jù)本發(fā)明另一實(shí)施例，第一應(yīng)力導(dǎo)向?qū)?14可以是金屬，例如，鎳、鈷等，或者可以是金屬合金，例如，鋅銅合金、鎳鋅合金、鎳銅合金、鋁銅合金等。根據(jù)本發(fā)明另一實(shí)施例，第一應(yīng)力導(dǎo)向?qū)?14的熱膨脹系數(shù)可以介于10至35(10^-6/K)之間。根據(jù)本發(fā)明另一實(shí)施例，第二應(yīng)力導(dǎo)向?qū)?16可以是金屬或絕緣體，其熱膨脹系數(shù)小于第一應(yīng)力導(dǎo)向?qū)?14的熱膨脹系數(shù)。根據(jù)本發(fā)明另一實(shí)施例，第二應(yīng)力導(dǎo)向?qū)?16熱膨脹系數(shù)可以小于10(10^-6/K)。例如，第二應(yīng)力導(dǎo)向?qū)?16可以是二氧化硅，但不限于此。此外，第二應(yīng)力導(dǎo)向?qū)?16可以包含有氮化硅、氮化硼、碳化硅、氮氧化硅、金屬氮化物，例如氮化鋁(AlN)、金屬氧化物，例如氧化鋁(Al₂O₃)。

根據(jù)本發(fā)明一實(shí)施例，同樣的，在柵極結(jié)構(gòu)30的側(cè)壁上設(shè)置有一間隙壁319，例如，氮化硅間隙壁。根據(jù)本發(fā)明一實(shí)施例，在間隙壁319與柵極結(jié)構(gòu)30的側(cè)壁之間，可以設(shè)置有一襯墊間隙壁318，例如，硅氧襯墊層。

由于第一應(yīng)力導(dǎo)向?qū)?14具有相對(duì)較高的熱膨脹系數(shù)，故在SMT退火制作工藝過(guò)程中，將可以產(chǎn)生向下的力，配合間隙壁319共同將柵極導(dǎo)電層312再結(jié)晶的體積局限住，并將應(yīng)力導(dǎo)引至通道區(qū)域110。此外，本發(fā)明可通過(guò)應(yīng)力導(dǎo)向?qū)?20的材料選擇，搭配厚度的控制，達(dá)到調(diào)整所需要記憶在通道區(qū)域110內(nèi)的應(yīng)力大小。此外，由于第一應(yīng)力導(dǎo)向?qū)?14具有相對(duì)較高的熱膨脹系數(shù)，第二應(yīng)力導(dǎo)向?qū)?16具有相對(duì)較小的熱膨脹系數(shù)，故在SMT退火制作工藝后，可能可以觀察到在柵極結(jié)構(gòu)30的上方產(chǎn)生有下凹輪廓320a。需注意的是，是否能觀察到在柵極結(jié)構(gòu)30的上方的輕微下凹輪廓320a，取決于產(chǎn)生的應(yīng)力大小。

請(qǐng)參閱圖3至圖8，其例示制作圖2中的半導(dǎo)體元件的方法示意圖。首先，如圖3所示，提供一基底100，例如，硅基底或其它半導(dǎo)體基底。接著，依序在基底100上形成一柵極介電層310、一柵極導(dǎo)電層312，以及一復(fù)合應(yīng)力導(dǎo)向?qū)?20。復(fù)合應(yīng)力導(dǎo)向?qū)?20由一具有相對(duì)較高熱膨脹系數(shù)(CTE)的第一應(yīng)力導(dǎo)向?qū)?14以及一具有相對(duì)較低熱膨脹系數(shù)的第二應(yīng)力導(dǎo)向?qū)?16所構(gòu)成。

根據(jù)本發(fā)明另一實(shí)施例，在柵極導(dǎo)電層312與第一應(yīng)力導(dǎo)向?qū)?14之間，可以另設(shè)置有一緩沖層(圖未示)，例如，二氧化硅層，但不限于此。緩沖層不限于二氧化硅，也可為氮化硅或其他非金屬層。

根據(jù)本發(fā)明另一實(shí)施例，第一應(yīng)力導(dǎo)向?qū)?14可以是金屬，例如，鎳、鈷等，或者可以是金屬合金，例如，鋅銅合金、鎳鋅合金、鎳銅合金、鋁銅合金等。根據(jù)本發(fā)明另一實(shí)施例，第一應(yīng)力導(dǎo)向?qū)?14的熱膨脹系數(shù)可以介于10至35(10^-6/K)之間。根據(jù)本發(fā)明另一實(shí)施例，第二應(yīng)力導(dǎo)向?qū)?16可以是金屬或絕緣體，其熱膨脹系數(shù)小于第一應(yīng)力導(dǎo)向?qū)?14的熱膨脹系數(shù)。例如，第二應(yīng)力導(dǎo)向?qū)?16可以是二氧化硅，但不限于此。此外，第二應(yīng)力導(dǎo)向?qū)?16可以包含有氮化硅、氮化硼、碳化硅、氮氧化硅、金屬氮化物，例如氮化鋁(AlN)、金屬氧化物，例如氧化鋁(Al₂O₃)。

如圖4所示，接著進(jìn)行一光刻及蝕刻制作工藝，將形成在基底100上的柵極介電層310、柵極導(dǎo)電層312以及復(fù)合應(yīng)力導(dǎo)向?qū)?20蝕刻成一柵極圖案30’，其具有相對(duì)的兩側(cè)壁301。

如圖5所示，隨后于柵極圖案30’相對(duì)的兩側(cè)壁301上形成襯墊間隙壁318，例如，硅氧襯墊層，再進(jìn)行一LDD離子注入制作工藝，將摻質(zhì)注入基底100中，形成LDD區(qū)域104a及LDD區(qū)域104b。接著，形成間隙壁319，例如，氮化硅間隙壁，如此形成一柵極結(jié)構(gòu)30。形成襯墊間隙壁318以及間隙壁319的做法是周知技術(shù)，故不另贅述。隨后，進(jìn)行一重?fù)诫s離子注入制作工藝，自動(dòng)對(duì)準(zhǔn)間隙壁319，在基底100中分別形成源極摻雜區(qū)102a以及漏極摻雜區(qū)102b。在LDD區(qū)域104a與LDD區(qū)域104b之間，定義有一通道區(qū)域110。

根據(jù)本發(fā)明一實(shí)施例，基底100的電性可以是P型，例如，P型摻雜硅基底。源極摻雜區(qū)102a、漏極摻雜區(qū)102b、LDD區(qū)域104a以及LDD區(qū)域104b的電性可以是N型。但應(yīng)理解，本發(fā)明并不限于上述狀態(tài)。

如圖6所示，接著進(jìn)行一SMT退火制作工藝，使得柵極導(dǎo)電層312能進(jìn)行再結(jié)晶。舉例來(lái)說(shuō)，若柵極導(dǎo)電層312為多晶硅層，則上述SMT退火制作工藝在高于620℃的溫度下進(jìn)行。若柵極導(dǎo)電層312為多晶鋁金屬層，上述SMT退火制作工藝可以在350～420℃的溫度下進(jìn)行。

由于第一應(yīng)力導(dǎo)向?qū)?14具有相對(duì)較高的熱膨脹系數(shù)，第二應(yīng)力導(dǎo)向?qū)?16具有相對(duì)較小的熱膨脹系數(shù)，故在SMT退火制作工藝過(guò)程中將，可以 產(chǎn)生向下的應(yīng)力，配合間隙壁319共同將柵極導(dǎo)電層312再結(jié)晶的體積局限住，并將應(yīng)力導(dǎo)引至通道區(qū)域110。在SMT退火制作工藝后，可能可以觀察到在柵極結(jié)構(gòu)30的上方產(chǎn)生有輕微的下凹輪廓320a。需注意的是，是否能觀察到下凹輪廓320a，取決于產(chǎn)生的應(yīng)力大小。

如圖7所示，若柵極導(dǎo)電層312為多晶硅層，可以繼續(xù)進(jìn)行硅化金屬制作工藝。先于柵極結(jié)構(gòu)30以及基底100上形成一硅化金屬阻擋(SAB)掩模層，例如，硅氧層，然后進(jìn)行一光刻及蝕刻制作工藝，圖案化硅化金屬阻擋層，形成SAB掩模406，使得欲形成硅化金屬的區(qū)域被顯露出來(lái)。在蝕刻上述硅化金屬阻擋層時(shí)，也可以同時(shí)去除第二應(yīng)力導(dǎo)向?qū)?16，或者同時(shí)去除第一應(yīng)力導(dǎo)向?qū)?14與第二應(yīng)力導(dǎo)向?qū)?16，顯露出柵極導(dǎo)電層312的上表面。若柵極導(dǎo)電層312為多晶鋁金屬層，上述硅化金屬制作工藝可以省略。

最后，如圖8所示，在未被SAB掩模406覆蓋處形成硅化金屬層410，例如，在柵極導(dǎo)電層312上形成硅化金屬層411，在源極摻雜區(qū)102a以及漏極摻雜區(qū)102b分別形成硅化金屬層412及413。最后，再于柵極結(jié)構(gòu)30上及基底100上形成一接觸蝕刻停止層(contact etch stop layer，CESL)420。

以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。