本發(fā)明的實施例涉及鰭式場效應(yīng)晶體管及其制造方法。

背景技術(shù)：

隨著半導體器件在尺寸上不斷減小，諸如鰭式場效應(yīng)晶體管(finfet)的三維多柵極結(jié)構(gòu)已經(jīng)發(fā)展以替代平面的互補金屬氧化物半導體(cmos)器件。finfet的結(jié)構(gòu)特征是硅基鰭，硅基鰭從襯底表面垂直延伸，并且包繞由鰭形成的導電溝道的柵極進一步提供了對溝道的更好的電控制。源極/漏極(s/d)和溝道的輪廓對于器件性能是至關(guān)重要的。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供了一種制造鰭式場效應(yīng)晶體管(finfet)的方法，包括：圖案化半導體襯底以在所述半導體襯底中形成多個溝槽并且在所述溝槽之間形成至少一個半導體鰭；在所述溝槽中形成多個絕緣體；在部分所述半導體鰭上方和部分所述絕緣體上方形成偽柵極堆疊件；在由所述偽柵極堆疊件暴露的部分所述半導體鰭上方形成應(yīng)變材料；去除部分所述偽柵極堆疊件以形成暴露部分所述半導體鰭的凹部；去除位于所述凹部中的部分所述半導體鰭；以及在所述凹部中形成柵極介電材料并且填充柵極材料以形成柵極堆疊件。

本發(fā)明的另一實施例提供了一種制造鰭式場效應(yīng)晶體管(finfet)的方法，包括：圖案化半導體襯底以在所述半導體襯底中形成多個溝槽并且在所述溝槽之間形成至少一個半導體鰭；在所述溝槽中形成多個絕緣體；在部分所述半導體鰭上方和部分所述絕緣體上方形成偽柵極堆疊件以暴露所述半導體鰭的源極/漏極區(qū)，其中，所述偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件；在所述半導體鰭的所述源極/漏極區(qū)上方形成應(yīng)變材料；去除所述偽柵極和所述偽柵極介電層以暴露所述半導體鰭的溝道區(qū)；去除所述半導體鰭的部分所述溝道區(qū)；以及在所述半導體鰭的所述溝道區(qū)上方形成柵極介電材料和柵極材料以形成柵極堆疊件。

本發(fā)明的又一實施例提供了一種鰭式場效應(yīng)晶體管(finfet)，包括：半導體襯底，包括位于所述半導體襯底上的至少一個半導體鰭，其中，所述半導體鰭包括源極/漏極區(qū)和溝道區(qū)，并且所述源極/漏極區(qū)的寬度大于所述溝道區(qū)的寬度；多個絕緣體，設(shè)置在所述半導體襯底上，所述絕緣體將所述半導體鰭夾在中間；柵極堆疊件，位于所述半導體鰭的所述溝道區(qū)上方和部分所述絕緣體上方；以及應(yīng)變材料，覆蓋所述半導體鰭的所述源極/漏極區(qū)。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是根據(jù)一些實施例的示出用于制造finfet的方法的流程圖。

圖2a至2m是根據(jù)一些實施例的用于制造finfet的方法的立體圖。

圖3a至3m是根據(jù)一些實施例的用于制造finfet的方法的截面圖。

圖4是根據(jù)一些實施例的finfet中的半導體鰭和柵極的俯視圖。

圖5是根據(jù)一些實施例的finfet的立體圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。

而且，為了便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術(shù)語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應(yīng)的解釋。

本發(fā)明的實施例描述了finfet的示例性制造工藝以及由其制造的finfet。在本發(fā)明的某些實施例中，可在塊狀硅襯底上形成finfet。仍然地，可選地，可在絕緣體上硅(soi)襯底、絕緣體上鍺(goi)襯底、sige襯底或iii-v族半導體襯底上形成finfet。并且，根據(jù)實施例，硅襯底可包括其它導電層或諸如晶體管、二極管等的其它半導體元件。在本文中，實施例不被限制。

參照圖1，示出根據(jù)本發(fā)明的一些實施例的示出用于制造finfet的方法的流程圖。該方法至少包括步驟s10、步驟s12、步驟s14、步驟s16、步驟s18、步驟s20、步驟s22和步驟s24。首先，在步驟s10中，圖案化半導體襯底以在半導體襯底中形成多個溝槽并且在溝槽之間形成至少一個半導體鰭。然后，在步驟s12中，絕緣體形成在半導體襯底上并且位于溝槽中。例如，絕緣體是用于絕緣或隔離半導體鰭的淺溝槽隔離(sti)結(jié)構(gòu)。其后，在步驟s14中，在部分半導體鰭上方和絕緣體上方形成偽柵極堆疊件。隨后，在步驟s16中，形成應(yīng)變材料(或高摻雜的低電阻材料)以覆蓋由偽柵極堆疊件暴露的半導體鰭。然后，在步驟s18中，在應(yīng)變材料和絕緣體上方形成層間介電層。然后，在步驟s20中，去除部分偽柵極堆疊件以形成凹部，凹部暴露部分半導體鰭。此后，在步驟22中，去除位于凹部中的部分半導體鰭。隨后，如步驟s24所示，在凹部中填充柵極介電材料和柵極材料以得到柵極堆疊件。如圖1示出，在偽柵極堆疊件形成之后形成應(yīng)變材料部分。然而，在本發(fā)明中不限制偽柵極堆疊件(步驟s14)和應(yīng)變材料(步驟s16)的形成順序。

圖2a是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3是沿著圖2a的線i-i’截取的finfet的截面圖。在圖1中的步驟s10中并且如圖2a和圖3a所示，提供了半導體襯底200。在一個實施例中，半導體襯底200包括晶體硅襯底(例如晶圓)。半導體襯底200可以包括依據(jù)設(shè)計需求的各個摻雜區(qū)(例如，p型半導體襯底或n型半導體襯底)。在一些實施例中，摻雜區(qū)可以摻雜有p型或n型摻雜劑。例如，摻雜區(qū)可以摻雜有諸如硼或bf2的p型摻雜劑；諸如磷或砷的n型摻雜劑；和//或它們的組合。摻雜區(qū)可以配置為用于n型finfet，或可選地配置為用于p型finfet。在一些可選實施例中，半導體襯底200可以由諸如金剛石或鍺的一些其它合適的元素半導體；諸如砷化鎵、碳化硅、砷化銦或磷化銦的合適的化合物半導體；或諸如碳化硅鍺、磷化鎵砷、磷化鎵銦的合適的合金半導體制成。

在一個實施例中，依次在半導體襯底200上形成墊層202a和掩模層202b。墊層202a可以是通過例如熱氧化工藝形成的氧化硅薄膜。墊層202a可以充當半導體襯底200和掩模層202b之間的粘合層。墊層202a也可以充當蝕刻掩模層202b的蝕刻停止層。在至少一個實施例中，掩模層202b是通過例如低壓化學汽相沉積(lpcvd)或等離子體增強的化學汽相沉積(pecvd)形成的氮化硅層。在后續(xù)光刻工藝期間，掩模層202b用作硬掩模。在掩模層202b上形成具有預定圖案的圖案化的光刻膠層204。

圖2b是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3b是沿著圖2b的線i-i’截取的finfet的截面圖。在圖1中的步驟s10中并且如圖2a至2b和圖3a至3b所示，依次蝕刻未被圖案化的光刻膠層204覆蓋的掩模層202b和墊層202a以形成圖案化的掩模層202b’和圖案化的墊層202a’以暴露下面的半導體襯底200。通過使用圖案化的掩模層202b’、圖案化的墊層202a’和圖案化的光刻膠層204作為掩模，暴露和蝕刻部分半導體襯底200以形成溝槽206和半導體鰭208。圖案化的掩模層202b’、圖案化的墊層202a’和圖案化的光刻膠層204覆蓋半導體鰭208。兩個相鄰的溝槽206間隔開一定間距。例如，溝槽206之間的間距可以小于約30nm。換言之，兩個相鄰的溝槽206由相應(yīng)的半導體鰭208間隔開。

半導體鰭208的高度和溝槽206的深度在從約5nm至約500nm的范圍。在形成溝槽206和半導體鰭208之后，然后去除圖案化的光刻膠層204。在一個實施例中，可以實施清潔工藝以去除半導體襯底200a和半導體鰭208的原生氧化物?？梢允褂孟♂尩臍浞?dhf)酸或其他合適的清潔溶液實施清潔工藝。

圖2c是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3c是沿著圖2c的線i-i’截取的finfet的截面圖。在圖1中的步驟s12中并且如圖2b至2c和圖3b至3c所示，在半導體襯底200a上方形成絕緣材料210以覆蓋半導體鰭208并且填充溝槽206。除了半導體鰭208，絕緣材料210進一步覆蓋圖案化的墊層202a’和圖案化的掩模層202b’。絕緣材料210可以包括氧化硅、氮化硅、氮氧化硅、旋涂介電材料或低k介電材料。應(yīng)當注意，低k介電材料通常是具有低于3.9的介電常數(shù)的介電材料?？赏ㄟ^高密度等離子體化學汽相沉積(hdp-cvd)、次大氣壓cvd(sacvd)或旋涂形成絕緣材料210。

圖2d是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3d是沿著圖2d的線i-i’截取的finfet的截面圖。在圖1中的步驟s12中并且如圖2c至2d和圖3c至3d所示，實施例如化學機械拋光(cmp)工藝和濕蝕刻工藝以去除部分絕緣材料210、圖案化的掩模層202b’和圖案化的墊層202a’，直到暴露半導體鰭208。如圖2d和圖3d所示，在拋光絕緣材料210之后，拋光的絕緣材料210的頂面與半導體鰭208的頂面t2大致共面。

圖2e是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3e是沿著圖2e的線i-i’截取的finfet的截面圖。在圖1中的步驟s12中并且如圖2d至2e和圖3d至3e所示，通過蝕刻工藝部分地去除填充在溝槽206中的拋光的絕緣材料210，使得在半導體襯底200a上形成絕緣體210a，并且每個絕緣體210a都位于兩個相鄰的半導體鰭208之間。在一個實施例中，蝕刻工藝可以是具有氫氟酸(hf)的濕蝕刻工藝或干蝕刻工藝。絕緣體210a的頂面t1低于半導體鰭208的頂面t2。半導體鰭208從絕緣體210a的頂面t1突出。半導體鰭208的頂面t2與絕緣體210a的頂面t1之間的高度差在從約15nm至約50nm的范圍。

圖2f是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3f是沿著圖2f的線i-i’截取的finfet的截面圖。在圖1中的步驟s14中并且如圖2e至2f和圖2f至3f所示，在部分半導體鰭208和部分絕緣體210a上方形成偽柵極堆疊件212。在一個實施例中，例如，偽柵極堆疊件212的延伸方向d1垂直于半導體鰭208的延伸方向d2以覆蓋半導體鰭208的中間部m(如圖3f所示)。偽柵極堆疊件212包括偽柵極介電層212a和設(shè)置在偽柵極介電層212a上方的偽柵極212b。偽柵極212b設(shè)置在部分半導體鰭208上方和部分絕緣體210a上方。根據(jù)一些實施例，在半導體鰭208(如圖2e所示)之后，形成偽柵極介電層212a以分離半導體鰭208和偽柵極212b并且作為蝕刻停止層。

形成偽柵極介電層212a以覆蓋半導體鰭208的中間部m。在一些實施例中，偽柵極介電層212a可以包括氧化硅、氮化硅或氮氧化硅。可使用諸如原子層沉積(ald)、化學汽相沉積(cvd)、物理汽相沉積(pvd)、熱氧化、uv-臭氧氧化或它們的組合的合適的工藝形成偽柵極介電層212a。

然后在偽柵極介電層212a上形成偽柵極212b。在一些實施例中，偽柵極212b可以包括單層或多層結(jié)構(gòu)。在一些實施例中，偽柵極212b包括諸如多晶硅、無定形硅或它們的組合的含硅材料，并且在應(yīng)變材料214形成之前形成。在一些實施例中，偽柵極212b包括在約30nm至約90nm的范圍內(nèi)的厚度。可以使用諸如ald、cvd、pvd、鍍或它們的組合的合適的工藝形成偽柵極212b。

此外，偽柵極堆疊件212可以進一步包括設(shè)置在偽柵極介電層212a和偽柵極212b的側(cè)壁上的一對間隔件212c。這一對間隔件212c可進一步覆蓋部分半導體鰭208。間隔件212c由諸如氧化硅、氮化硅、碳氮化硅(sicn)、sicon或它們的組合的介電材料形成。間隔件212c可以包括單層或多層結(jié)構(gòu)。未被柵極堆疊件212覆蓋的部分半導體鰭208在下文中稱為暴露的部分e。

圖2g是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3g是沿著圖2g的線ii-ii’截取的finfet的截面圖。在圖1中的步驟s16中并且如圖2f至2g和圖3f至3g所示，去除和凹陷半導體鰭208的暴露的部分e以形成凹進部r。例如，通過各向異性蝕刻、各向同性蝕刻或它們的組合去除暴露的部分e。在一些實施例中，半導體鰭208的暴露的部分e凹進至絕緣體210a的頂面t1下方。凹進部r的深度小于絕緣體210a的厚度。換言之，未完全去除半導體鰭208的暴露的部分e，以及位于凹進部r中的剩余的半導體鰭208組成源極/漏極區(qū)220。如圖2g和3g所示，當凹陷半導體鰭208的暴露的部分e時，未去除被偽柵極堆疊件212覆蓋的部分半導體鰭208。在偽柵極堆疊件212的側(cè)壁處暴露由偽柵極堆疊件212覆蓋的部分半導體鰭208。

圖2h是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3h是沿著圖2h的線ii-ii’截取的finfet的截面圖。在圖1中的步驟s16中并且如圖2g至2h和圖2g至3h所示，在半導體鰭208的凹進部r上方生長應(yīng)變材料214(或高摻雜的低電阻材料)并且延伸超過絕緣體210a的頂面t1以使半導體鰭208受到應(yīng)變或應(yīng)力。換言之，在半導體鰭208的源極/漏極區(qū)220上方形成應(yīng)變材料214。因此，應(yīng)變材料214包括設(shè)置在偽柵極堆疊件212的一側(cè)處的源極和設(shè)置在偽柵極堆疊件212的另一側(cè)處的漏極。源極覆蓋半導體鰭208的一端并且漏極覆蓋半導體鰭208的另一端。

應(yīng)變材料214可由導電摻雜劑摻雜。在一個實施例中，諸如sige的應(yīng)變材料214外延生長有用于使p型finfet應(yīng)變的p型摻雜劑。就是說，摻雜有p型摻雜劑的應(yīng)變材料214成為p型finfet的源極和漏極。p型摻雜劑包括硼或bf2，并且應(yīng)變材料214可以通過利用原位摻雜的lpcvd工藝外延生長。在另外的實施例中，諸如sic、sip、sic/sip的組合或sicp的應(yīng)變材料214外延生長有用于使n型finfet應(yīng)變的n型摻雜劑。就是說，摻雜有n型摻雜劑的應(yīng)變材料214成為n型finfet的源極和漏極。n型摻雜劑包括砷和/或磷，并且應(yīng)變材料214可以通過利用原位摻雜的lpcvd工藝外延生長。應(yīng)變材料214可以是單層或多層。

圖2i是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3i是沿著圖2i的線ii-ii’截取的finfet的截面圖。在圖1中的步驟s18中并且如圖2i和圖3i所示，在應(yīng)變材料214和絕緣體210a上方形成層間介電層300。換言之，與間隔件212c相鄰形成層間介電層300。層間介電層300包括氧化硅、氮化硅、氮氧化硅、磷硅酸鹽玻璃(psg)、硼磷硅酸鹽玻璃(bpsg)、旋涂玻璃(sog)，氟化硅玻璃(fsg)，碳摻雜的氧化硅(例如，sicoh)，聚酰亞胺、和/或它們的組合。在一些其它實施例中，層間介電層300包括低k介電材料。低k介電材料的實例包括black(加利福尼亞州圣克拉拉的應(yīng)用材料公司)、干凝膠、氣凝膠、無定形氟化碳、聚對二甲苯、bcb(雙-苯并環(huán)丁烯)、flare、(密西根州米蘭的陶氏化學公司)、氫倍半硅氧烷(hsq)或氟化硅氧化物、和/或它們的組合。應(yīng)當理解，層間介電層300可以包括一種或多種介電材料和/或一個或多個介電層。在一些實施例中，通過可流動cvd(fcvd)、cvd、hdpcvd、sacvd、旋涂、濺射或其它合適的方法以合適的厚度形成層間介電層300。特別地，首先形成層間介電材料層(未示出)以覆蓋絕緣體210a和偽柵極堆疊件212。隨后，減小層間介電材料層的厚度直到暴露偽柵極堆疊件212的頂面，以形成層間介電層300。通過化學機械拋光(cmp)工藝、蝕刻工藝或其它合適的工藝實現(xiàn)減小層間介電材料層的厚度的工藝。

圖2j是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3j是沿著圖2j的線i-i’截取的finfet的截面圖。在圖1中的步驟s20中并且如圖2j和圖3j所示，去除部分偽柵極堆疊件212以形成暴露部分半導體鰭208的凹部h。詳細地，去除偽柵極212b和偽柵極介電層212a，并且凹部h暴露半導體鰭208的部分中間部m。應(yīng)當注意，由凹部h暴露的半導體鰭208可以充當溝道區(qū)230。

在一些實施例中，通過蝕刻工藝或其它合適的工藝去除偽柵極212b和偽柵極介電層212a。例如，可通過濕蝕刻或干蝕刻去除偽柵極212b和偽柵極介電層212a。濕蝕刻的實例包括化學蝕刻，并且干蝕刻的實例包括等離子體蝕刻，但是它們不解釋為限制本發(fā)明。其他公知的蝕刻方法也可以適用于實施偽柵極212b和偽柵極介電層212a的去除。應(yīng)當注意，在這個階段處，半導體鰭208具有大致均勻的厚度w1。換言之，位于凹部h中的半導體鰭208的寬度和由間隔件212c、層間介電層300和應(yīng)變材料214覆蓋的半導體鰭208的寬度大致相同。如圖2j所示，半導體鰭208的源極/漏極區(qū)220的寬度也是w1。

圖2k和圖2l是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3k和圖3l分別是沿著圖2k和2l的線i-i’截取的finfet的截面圖。在圖1中的步驟s22中并且如圖2k-2l和圖3k-3l所示，去除位于凹部h中的半導體鰭208的部分溝道區(qū)230。詳細地，如圖2k和3k所示，對由凹部h暴露的半導體鰭208的溝道區(qū)230實施氧化處理以形成犧牲氧化物層402。通過例如將含氧氣體傳輸?shù)桨雽w鰭208以氧化由凹部h暴露的半導體鰭208的表面來實現(xiàn)氧化處理。在一些實施例中，含氧氣體可包括臭氧(o3)、過氧化氫(h2o2)或其它合適的包含氧原子的氣體。特別地，在含氧氣體到達半導體鰭208的溝道區(qū)230的表面之后，氣體中的氧原子將與半導體鰭208中的元素反應(yīng)形成氧化物。例如，如果半導體鰭208的材料是硅，生成的犧牲氧化物層402可以包括二氧化硅。應(yīng)當注意，由于氧化處理是干處理，偽柵極介電層212a的去除和半導體鰭208的氧化處理可以通過原位工藝完成。換言之，如果通過干蝕刻實施偽柵極介電層212a的去除，那么去除工藝和氧化處理是原位工藝并且可以在單個室中實施。

如圖2l和圖3l所示，在氧化半導體鰭208的表面以形成犧牲氧化物層402之后，去除犧牲氧化物層402以得到更薄的溝道區(qū)230。在一些實施例中，可以使用稀釋的氫氟(dhf)酸或其它合適的溶液實施犧牲氧化物層402的去除。應(yīng)當注意，由于由凹部h暴露的部分半導體鰭208轉(zhuǎn)換成犧牲氧化物層402并且后續(xù)被去除，因此溝道區(qū)230的寬度w2小于半導體鰭208的源極/漏極區(qū)220的寬度w1。

圖2m是在制造方法的各個階段的一個階段處的finfet的立體圖，以及圖3m是沿著圖2m的線i-i’截取的finfet的截面圖。在圖1中的步驟s22中并且如圖2m和圖3m所示，在凹部h中填充柵極介電材料和柵極材料以形成柵極堆疊件216。特別地，柵極堆疊件216包括柵極介電層216a、柵極216b和間隔件212c。在半導體鰭208的溝道區(qū)230上方設(shè)置柵極介電層216a，在柵極介電層216a上方設(shè)置柵極216b，以及在柵極介電層216a和柵極216b的側(cè)壁上設(shè)置間隔件212c。柵極介電層216a的材料可以與偽柵極介電層212a的材料相同或不同。例如，柵極介電層216a包括氧化硅、氮化硅、氮氧化硅、高k介電材料或它們的組合。高k介電材料包括諸如li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、和/或它們的組合的氧化物的金屬氧化物。在一些實施中，柵極介電層216a具有在約10埃至30埃的范圍內(nèi)的厚度。使用諸如原子層沉積(ald)、化學汽相沉積(cvd)、物理汽相沉積(pvd)、可流動化學汽相沉積(pcvd)、熱氧化、uv-臭氧氧化或它們的組合的合適的工藝形成柵極介電層216a。柵極介電層216a可以進一步包括界面層(未示出)。例如，可以使用界面層以在半導體鰭208和柵極216b之間創(chuàng)建良好的界面，以及抑制半導體器件的溝道載流子的遷移率的退化。此外，通過熱氧化工藝、化學汽相沉積(cvd)工藝或原子層沉積(ald)工藝形成界面層。界面層的材料包括諸如氧化硅層或氮氧化硅層的介電材料。

柵極216b的材料包括金屬、金屬合金或金屬氮化物。例如，在一些實施例中，柵極216b可以包括tin、wn、tan、ru、ti、ag、al、tial、tialn、tac、tacn、tasin、mn或zr。此外，柵極216b可以進一步包括阻擋件、功函數(shù)層或它們的組合。如上所述，界面層可以包括在柵極216b和半導體鰭208之間，但是它解釋為不限制本發(fā)明。在一些可選實施例中，襯墊層、晶種層、粘合層或它們的組合也可以包括在柵極216b和半導體鰭208之間。在圖1中的步驟s22中示出的工藝通常稱為金屬替代工藝。特別地，在一些實施例中，包括多晶硅的偽柵極堆疊件212由包括金屬的柵極堆疊件216替代。由于柵極堆疊件216替代偽柵極堆疊件212，所以可以實現(xiàn)形成金屬互連(未示出)的后續(xù)工藝。例如，形成其它導電線(未示出)以電連接柵極216b和半導體器件中的其它元件。

圖4是根據(jù)一些實施例的finfet中的半導體鰭和柵極的俯視圖。應(yīng)當注意，為了清楚地示出柵極216b和半導體鰭208之間的關(guān)系，在圖4中僅示出兩個元件并且省略了finfet中的其它組件。如上所述，由于由凹部h(如圖2j至2k所示)暴露的半導體鰭208的溝道區(qū)230遭受氧化處理，因此半導體鰭208的源極/漏極區(qū)220的寬度w1大于半導體鰭208的溝道230的寬度w2。換言之，如圖4所示，finfet中的每個半導體鰭208展示出狗骨形狀。在一些實施例中，源極/漏極區(qū)220的較大的寬度w1允許應(yīng)變材料214的較大的尺寸，因此增強了器件的性能。同樣地，溝道區(qū)230的較小的寬度w2有利于更好的柵極控制，并且因此也有助于器件的性能。此外，由于柵極216b填充到凹部h(如圖2l至圖3m所示)，柵極216b與半導體鰭208的溝道區(qū)230對準。換言之，柵極216b與半導體鰭208的溝道區(qū)230是自對準的，并且因此finfet的制造工藝更方便。

圖5是根據(jù)一些可選實施例的finfet的立體圖。在實施例中，finfet的制造步驟包括實施與圖2a至2f、圖2i至2m和圖3a至3f、圖3i至3m中所示的步驟相同或相似的工藝步驟。換言之，在一些實施例中省略了形成凹進部r的步驟。這樣，finfet中的半導體鰭208也展示出狗骨形狀，并且因此可增強器件性能，以及可以實現(xiàn)柵極216b的自對準。

根據(jù)本發(fā)明的一些實施例，制造finfet的方法包括至少以下步驟。圖案化半導體襯底以在半導體襯底中形成多個溝槽并且在溝槽之間形成至少一個半導體鰭。在溝槽中形成多個絕緣體。在部分半導體鰭上方和部分絕緣體上方形成偽柵極堆疊件。在由偽柵極堆疊件暴露的部分半導體鰭上方形成應(yīng)變材料。去除部分偽柵極堆疊件以形成暴露部分半導體鰭的凹部。去除位于凹部中的部分半導體鰭。在凹部中填充柵極介電材料和柵極材料以形成柵極堆疊件。

在上述方法中，其中，所述偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件，并且去除部分所述偽柵極堆疊件的步驟和去除位于所述凹部中的部分所述半導體鰭的步驟包括：去除所述偽柵極；去除所述偽柵極介電層以暴露所述半導體鰭；對暴露的半導體鰭實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層。

在上述方法中，其中，所述偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件，并且去除部分所述偽柵極堆疊件的步驟和去除位于所述凹部中的部分所述半導體鰭的步驟包括：去除所述偽柵極；去除所述偽柵極介電層以暴露所述半導體鰭；對暴露的半導體鰭實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施濕蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面。

在上述方法中，其中，所述偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件，并且去除部分所述偽柵極堆疊件的步驟和去除位于所述凹部中的部分所述半導體鰭的步驟包括：去除所述偽柵極；去除所述偽柵極介電層以暴露所述半導體鰭；對暴露的半導體鰭實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施干蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面。

在上述方法中，其中，所述偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件，并且去除部分所述偽柵極堆疊件的步驟和去除位于所述凹部中的部分所述半導體鰭的步驟包括：去除所述偽柵極；去除所述偽柵極介電層以暴露所述半導體鰭；對暴露的半導體鰭實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施干蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面，去除所述偽柵極介電層的步驟和實施所述氧化處理的步驟是原位工藝。

在上述方法中，還包括：去除由所述柵極堆疊件暴露的所述半導體鰭以形成所述半導體鰭的凹進部，并且將所述應(yīng)變材料填充到所述凹進部以覆蓋由所述偽柵極堆疊件暴露的所述半導體鰭。

在上述方法中，還包括：在所述應(yīng)變材料和所述絕緣體上方形成層間介電層，其中，所述層間介電層暴露所述偽柵極堆疊件。

根據(jù)本發(fā)明的一些實施例，制造finfet的方法包括至少以下步驟。圖案化半導體襯底以在半導體襯底中形成多個溝槽并且在溝槽之間形成至少一個半導體鰭。在溝槽中形成后多個絕緣體。在部分半導體鰭上方和部分絕緣體上方形成偽柵極堆疊件以暴露半導體鰭的源極/漏極區(qū)，并且偽柵極堆疊件包括偽柵極、偽柵極介電層和多個間隔件。在半導體鰭的源極/漏極區(qū)上方形成應(yīng)變材料。去除偽柵極介電層和偽柵極以暴露半導體鰭的溝道區(qū)。去除半導體鰭的部分溝道區(qū)。在半導體鰭的溝道區(qū)上方形成柵極介電材料和柵極材料以形成柵極堆疊件。

在上述方法中，其中，去除所述半導體鰭的部分所述溝道區(qū)的步驟包括：對所述半導體鰭的所述溝道區(qū)實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層。

在上述方法中，其中，去除所述半導體鰭的部分所述溝道區(qū)的步驟包括：對所述半導體鰭的所述溝道區(qū)實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施濕蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面。

在上述方法中，其中，去除所述半導體鰭的部分所述溝道區(qū)的步驟包括：對所述半導體鰭的所述溝道區(qū)實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施干蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面。

在上述方法中，其中，去除所述半導體鰭的部分所述溝道區(qū)的步驟包括：對所述半導體鰭的所述溝道區(qū)實施氧化處理以形成犧牲氧化物層；以及去除所述犧牲氧化物層，其中：去除所述偽柵極介電層的步驟包括實施干蝕刻工藝；以及實施所述氧化處理的步驟包括傳輸含氧氣體以氧化所述半導體鰭的表面，去除所述偽柵極介電層的步驟和實施所述氧化處理的步驟是原位工藝。

在上述方法中，還包括：去除部分所述半導體鰭以形成所述半導體鰭的凹進部，并且將所述應(yīng)變材料填充到所述凹進部以覆蓋所述半導體鰭的所述源極/漏極區(qū)。

在上述方法中，其中，所述半導體鰭的所述源極/漏極區(qū)的寬度大于所述半導體鰭的所述溝道區(qū)的寬度。

在上述方法中，還包括：在所述應(yīng)變材料和所述絕緣體上方形成層間介電層，其中，所述層間介電層暴露所述偽柵極堆疊件。

根據(jù)本發(fā)明的一些實施例，鰭式場效應(yīng)晶體管(finfet)包括半導體襯底、多個絕緣體、柵極堆疊件和應(yīng)變材料。半導體襯底包括其上的至少一個半導體鰭。半導體鰭包括源極/漏極區(qū)和溝道區(qū)，并且源極/漏極區(qū)的寬度大于溝道區(qū)的寬度。絕緣體設(shè)置在半導體襯底上并且半導體鰭被絕緣體夾在中間。柵極堆疊件位于半導體鰭的溝道區(qū)上方和部分絕緣體上方。應(yīng)變材料覆蓋半導體鰭的源極/漏極區(qū)。

在上述鰭式場效應(yīng)晶體管中，其中，所述柵極堆疊件包括：柵極介電層，設(shè)置在所述半導體鰭的所述溝道區(qū)上方；柵極，設(shè)置在所述柵極介電層上方；以及多個間隔件，設(shè)置在所述柵極介電層和所述柵極的側(cè)壁上。

在上述鰭式場效應(yīng)晶體管中，其中，所述柵極堆疊件包括：柵極介電層，設(shè)置在所述半導體鰭的所述溝道區(qū)上方；柵極，設(shè)置在所述柵極介電層上方；以及多個間隔件，設(shè)置在所述柵極介電層和所述柵極的側(cè)壁上，所述柵極的材料包括金屬、金屬合金或金屬氮化物。

在上述鰭式場效應(yīng)晶體管中，其中，所述半導體鰭還包括凹進部，并且將所述應(yīng)變材料填充到所述凹進部中以覆蓋所述半導體鰭的所述源極/漏極區(qū)。

在上述鰭式場效應(yīng)晶體管中，其中，所述柵極與所述半導體膜的所述溝道區(qū)對準。

上面概述了若干實施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實施與在此所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。