技術(shù)領(lǐng)域

本發(fā)明涉及一種高導(dǎo)熱的功率器件封裝，屬于功率器件封裝技術(shù)領(lǐng)域。

背景技術(shù)：

隨著微波電路向大功率，高集成化，組裝化，小型化發(fā)展，對(duì)基片襯底，底板和外殼等封裝材料提出了越來(lái)越苛刻的要求，由于傳統(tǒng)的電子封裝材料已不能滿足現(xiàn)代封裝技術(shù)的發(fā)展要求，從而對(duì)具有良好的導(dǎo)熱性和與集成電路芯片相匹配的新材料和新工藝提出了迫切的需求。而新材料的開(kāi)發(fā)與運(yùn)用需要花費(fèi)大量的開(kāi)發(fā)資金和長(zhǎng)期的開(kāi)發(fā)周期。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種高導(dǎo)熱的功率器件封裝。

為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案是：

一種高導(dǎo)熱的功率器件封裝，包括高導(dǎo)熱法蘭，所述高導(dǎo)熱法蘭上從下往上依次鍍有第一阻擋層、若干緩沖層以及第二阻擋層，所述第二阻擋層上焊接有芯片。

第一阻擋層和第二阻擋層均為鎳鈷層。

第一阻擋層和第二阻擋層的厚度為0.5~10 um。

緩沖層為軟性材料構(gòu)成的緩沖層。

緩沖層的厚度為0.05~10 um。

芯片采用共晶焊方式焊接。

鍍層包裹導(dǎo)熱法蘭表面。

鍍層覆蓋部分導(dǎo)熱法蘭表面，該部分導(dǎo)熱法蘭表面用以焊接芯片。

本發(fā)明所達(dá)到的有益效果：本發(fā)明基于現(xiàn)有的成熟法蘭材料，對(duì)鍍層工藝的合理優(yōu)化，引入緩沖層概念，既保留的法蘭高導(dǎo)熱的優(yōu)點(diǎn)，又有效地解決了應(yīng)力匹配難點(diǎn)。

附圖說(shuō)明

圖1為本發(fā)明的剖視圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說(shuō)明本發(fā)明的技術(shù)方案，而不能以此來(lái)限制本發(fā)明的保護(hù)范圍。

如圖1所示，一種高導(dǎo)熱的功率器件封裝，包括高導(dǎo)熱法蘭1，高導(dǎo)熱法蘭1采用現(xiàn)有的銅法蘭，當(dāng)然也可采用其他高導(dǎo)熱材料制成的法蘭，高導(dǎo)熱法蘭1上從下往上依次鍍有第一阻擋層2、若干緩沖層3以及第二阻擋層4，第一阻擋層2和第二阻擋層4均為鎳鈷層，厚度為0.5~10 um，最優(yōu)厚度為3.5um，第二阻擋層4上采用共晶焊方式焊接有芯片5，這里采用金硅共晶焊或金錫共晶焊，緩沖層3為軟性材料構(gòu)成的緩沖層3，如金，銀，鉛等軟性材料，這里采用金，緩沖層3的厚度為0.05~10 um，最優(yōu)厚度為0.5um，緩沖層3有1~50層。

第一阻擋層2、緩沖層3以及第二阻擋層4共同構(gòu)成所述功率器件封裝的鍍層，鍍層可包裹導(dǎo)熱法蘭表面，也可覆蓋部分導(dǎo)熱法蘭表面，覆蓋的部分導(dǎo)熱法蘭表面用以焊接芯片5

上述高導(dǎo)熱的功率器件封裝基于現(xiàn)有的成熟法蘭材料，對(duì)鍍層工藝的合理優(yōu)化，引入緩沖層3概念，既保留的法蘭高導(dǎo)熱的優(yōu)點(diǎn)，又有效地解決了應(yīng)力匹配難點(diǎn)。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。